Jeune diplômé disponible et mobile dans toute la France. En recherche active d'un premier emploi en développement FPGA.
Mes compétences :
ModelSim
FPGA
VHDL
Libero
Entreprises
Airbus Group
- Stagiaire
Blagnac 2015 - 2015Compression d'image sur FPGA spécialisé dans le spatial (RTG4 de Microsemi): conception d'une IP déconvolution deux dimensions dont le but est de filtrer chaque pixel d'une image suivant un axe y puis un axe x. Les opérations de filtrage sont effectuées en utilisant les blocs DSP d'une nouvelle génération de FPGA: le RTG4 de Microsemi.
La particularité de l'IP est de sortir deux résultats par cycle d'horloge.
- Rédaction d'une spécification de besoins
- Élaboration d'une architecture du design à concevoir
- Conception de l'IP à l'aide du logiciel Libero de Microsemi
- Tests/simulations grâce à Modelsim et synthèse du design à l'aide de Synplify pro
