-
SERMA Ingenierie pour Zodiac Aerospace
- Designer FPGA
2011 - maintenant
Cœur électrique A350 XWB, Zodiac Aerospace:
Spécification et Développement de design FPGA, suivi des équipes de vérification (Zodiac Aerospace Maroc, Rabat)
Software
• Ecriture de spécification
• Ecriture de documents de design
• Développement pour FPGA (vhdl)
• Documentation, traçabilité des exigences, relecture et correction (DO-254, DAL B/C)
Hardware
• Intégration
• Test et mise au point (logiciel et carte)
Projet :
• Suivi des équipes de vérification
• Déplacement à Rabat
-
SERMA INGENIERIE pour SCHLUMBERGER
- Ingénieur électronique numérique
2010 - 2011
Mission : Développement Hardware et Software d’un émulateur d’ASIC mixte (Analogique, RF, Digital) à base de composants discret.
Descriptif :
Hardware (au sein d’une équipe)
• Transposition de la spécification ASIC vers une Spécification « carte »
• Conception de sous-ensemble (buffers différentiels, atténuateur analogique programmable, environnement FPGA), choix de composant,
• Simulation et vérification de l’intégrité de signaux sous hyperlinx (1MHz à 400 MHz)
• Initiation aux problématiques de perturbation radiofréquences, étude de l’immunité conduite (EMI)
• Synthèse des mesures permettant d’émettre des recommandations d’isolement lors de la réalisation de l’ASIC Mixte
• Saisie de schéma sous Orcad 10.5 et Mentor, suivit des nomenclatures
• Mesures et tests de performances RF via Analyseur de réseaux / Analyseur de spectre / Oscilloscope ; (adaptation d’entrée/sortie, gain, harmoniques)
• Mise au point et optimisation des prototypes
Software
• Transposition de la spécification ASIC vers une Spécification « carte »,
• Conception de l’architecture logique (SPI Master, SPI Slave, Protocoles dédiés, traitements et conversions de données entrantes)
• Codage, Simulation fonctionnelle et post-routage,
• Prise en charge des contraintes hardware de temps de propagation interne (FPGA)/externe (routage),
• Prise en charge de la pureté spectrale des signaux sortants (DAC3B) lié à l’intra modulation / couplage des signaux internes au FPGA,
• Mise au point et optimisation du code,
• Validation fonctionnelle
-
SERMA Ingenierie
- Ingenieur d'etude
Guyancourt
2009 - 2010
Depuis septembre 2009
Développement/Debuggage/Optimisation du firmware d'un appareil de radiographie dentaire.
- Langage C
- SoC NIOS2/FPGA Altera
- Scripts Shell
-
Adetel
- Ingénieur Developpement
2009 - 2009
Dans le cadre du projet A400M, j'ai participé à la révision du code du logiciel de contrôle commande du moteur TP400 de MTU.
La révision c'est faite dans le cadre de la norme DO-178B
-
CEA Saclay
- Ingénieur Stagiaire
Gif-sur-Yvette
2007 - 2007
Développement d'un module de fiabilisation des mémoires pou SoC
- Design d'architecture
- Codage en VHDL
-
CEA Saclay
- Ingénieur Développement FPGA
Gif-sur-Yvette
2007 - 2009
Développement d'un outil de diagnostique pour faisceau de câble (automobile, industrie)
- Design VHDL et intégration sur FPGA (Stratix 2)
- Développement d'une IHM en Java (Swing)
- Validation des algorithmes de traitement du signal
