Menu

Renaud PERILLAT-AMEDEE

MONTPELLIER

En résumé

Augmenter la sécurité et la performance des produits grâce à l'ingénierie.

Ingénieur avec plus de 5 ans d'expérience en ingénierie et gestion, recherche et développement, le leadership et le mentorat, ainsi que la résolution de problèmes, avec une forte expertise en flot de conception FPGA.

Mes compétences :
Informatique
Electronique Analogique et numérique
Programmation informatique
Systèmes embarqués
Sécurité informatique
UNIX/LINUX SHELL PostgresSQL C/C++
Hacking
C - C++ - Java
Microélectronique
ASICS
Design For Reuse
Flots de conception hardware
FPGA
Langage de conception hardware (VHDL, Verilog)

Entreprises

  • Algodone - Ingénieur designer ASIC et FPGA

    2016 - maintenant Amélioration de la sécurité matérielle, y compris la spécification, le développement et la vérification de contrôleurs haute fréquence.

    Réalisations remarquables:
    - Gestion de projets de démonstration sur ASIC et FPGA.
    - Développement d'une pile d'API en logiciel embarqué pour abstraction de la couche hardware.
    - Prise en charge de la documentation relative aux critères communs pour audit de sécurité.
    - Sélection de fournisseur d'IP pour améliorer la sécurité matérielle.
    - Spécifications d'une évolution de la technologie d'activation de la puce.
  • SATT AxLR - Ingénieur Maturation

    2014 - 2016 Conception ASIC exécutée avec succès en CMOS 65 nm, des spécifications au silicium.

    Réalisations notables:
    - Implémentation de la chaîne technologique d'activation de la puce en collaboration avec l'équipe logicielle.
    - Gestion de 3 projets FPGA avec des stagiaires.
    - Sécurité matérielle spécifiée de la technologie d'activation de la puce.
    - Amélioration de la qualité du code grâce au développement d'un environnement de test de matériel automatisé et flexible.
  • Auto-entreprise - Ingénieur Hardware

    Montpellier 2013 - 2014 Impliqué dans la création du département technique de la startup Algodone.

    Réalisations notables:
    - Technologie d'activation de puce matérielle spécifiée.
    - Preuve de concept FPGA développée de la technologie d'activation de puce.

Formations

Réseau

Annuaire des membres :