Menu

Robin COHEN-SELMON

PARIS

En résumé

Mes compétences :
C
Scilab
Simulink
VHDL
Algorithmie
MATLAB
DSP
OS temps réel
Tests omicron
FPGA
Management
Développement de partenariats

Entreprises

  • OSMOS Group - Responsable R&D

    2014 - maintenant Gestion de projets multi-métiers, management d’équipe, leadership technique, recrutement, transformation numérique, R&D industrielle, R&D amont, intégration technologique

    - Création du département R&D
    o Recrutement et encadrement d’une équipe d’ingénieurs métiers
    o Supervision de la mise en place d’un environnement de suivi de version (SVN, Mantis)
    o Intégration en biseau des développements et du savoir-faire couvrant le cœur de métier

    - Rédaction, présentation, validation et suivi des plan et budget R&D

    - Initiation, pilotage et livraison de projets multi-technologies et multi-métiers

    - Présentation des technologies, écoute des besoins client, gestion normative, déploiement, dans un contexte international (Japon, Canada, UE)

    - Gestion de la sous-traitance de développement

    - Référent technique pour l’industrialisation des produits

    - Spécification et mise en place des bancs de tests et de calibration pour les sous-traitants de production

    - Maintenance du parc existant

    - Veille technologique

    - Suivi de la mise en place des protocoles de tests métrologiques sur les capteurs

    - Définition des critères de test et mise en place des bancs de tests en production, assurant la qualité des produits mis sur le marché

    Environnement technique :

    Bluetooth (BLE), Radiofréquences, MongoDB, MySQL, AngularJS, IoT, BigData, électronique basse consommation, LINUX embarqué, Logiciel (C) embarqués, station d'acquisition multi-canaux, capteurs optiques, magnétiques, électroniques
  • MEDIANE SYSTEME - Renault Sport F1 : Ingénieur R&D

    Le Pecq 2013 - 2014 Chaîne de régulation de moteur synchrone pour Renault Sport F1

    • Participation à l'élaboration de modèles Matlab/Simulink d'une loi de commande de moteur synchrone
    • Intégration de la loi de commande dans DSP multicœur
    • Spécification, conception, développement et validation de l'architecture embarquée de la loi de commande et de ses interfaces
    • Spécification, conception, développement et validation du protocole de communication inter-modules
    • Création et implémentation de modèles simulant le comportement du DSP dans le modèle Simulink pour validation de la loi de commande au niveau Simulink
    • Participation à l'intégration du calculateur embarqué

    Environnement technique :
    DSP TI, TargetLink, Matlab/Simulink
  • MEDIANE SYSTEME - RTE/ICE : Ingénieur R&D

    Le Pecq 2012 - 2013 Spécification/Simulation/Conception/Développement/Validation de fonctions de protection pour postes de transformation haute tension RTE/ERDF.

    • Développements pour OS temps réel
    • Spécifications, conceptions, développements et tests pour IHM embarquée
    • Développements pour réseau CANopen
    • Simulation Scilab
    • Développements et tests pour DSP
    • Tests de performances, précisions et fonctionnels
    • Participation active à la qualification des équipements avec RTE
    • Rédaction de documents de spécification, conception et de tests
  • Carmat - Ingénieur R&D

    Velizy Villacoublay 2011 - 2012 Participation à la spécification, à la conception et au développement du software de sécurité embarqué dans une prothèse cardiaque artificielle :

    • Conception UML du projet pour DSP
    • Codage de fonctions relatives à la communication de la prothèse et aux mesures des capteurs embarqués
    • Codage de fonctions relatives aux calculs de consignes pour GMP
    • Création d’un protocole de mesure de charge CPU pour le DSP
    • Conception et développement du paramétrage du système de sécurité
    • Analyse préliminaire à la conception du paramétrage des autres applicatifs du projet

    Environnement :

    DSP, IBM Rational Rhapsody, IBM Rational Synergy, IBM Rational DOORS, SVN, C++ Test, pack office.
  • Stago - Stagiaire

    Asnières-sur-Seine 2011 - 2011 Conception d’un système optoélectronique de mesure de détection chronométrique :

    • Analyse du cahier des charges
    • Modélisation Scilab
    • Interfaçage matériel VHDL pour FPGA
    • Portage sur FPGA

    Environnement :

    FPGA LatticeXP2, Scilab, ispLEVER

Formations

Réseau

Annuaire des membres :