Menu

Romain DELAUNAY

FOUGÈRES

En résumé

Après avoir effectué mon stage de fin d'études à l'entreprise INPIXAL à Rennes sur l'étude et l'optimisation de la consommation d'énergie d'une chaîne de traitement d'images implantée sur une cible Altera Arria II GX, j'ai ensuite rejoint l'entreprise SERCEL à Nantes en tant que consultant designer FPGA sur le développement d'IPs sur cibles Xilinx, permettant d'assurer la couche MAC d'un protocole de communication.

Entreprises

  • Australie - Expérience à l’internationale

    2014 - 2014 * Enrichissement linguistique et culturel
    * Divers jobs et Volontariats

  • Sercel - Consultant designer FPGA

    Carquefou 2012 - 2014 * Développement d’IPs en VHDL implantée dans un FPGA Xilinx Spartan6/Artix7

    - Développement d’IPs VHDL, en coordination avec une équipe soft, assurant la couche MAC d’un protocole de communication
    - Simulation haut niveau VHDL / Verilog sous ModelSim
    - Développement de testbench en VHDL et de scripts en TCL pour automatiser la simulation
    - Intégration, validation et mise au point sur cible
    - Rédaction des documents de conception associés

  • InPixal - Stagiaire R&D

    Rennes 2012 - 2012 * Étude et optimisation de la consommation d'énergie d'une chaîne de traitement d'images temps réel implantée sur cible FPGA Altera (Arria II GX) :

    - Étude des méthodes Low Power offertes par le fabricant de FPGA Altera ;
    - Étude des méthodologies d'architecture et de codage VHDL ;
    - Étude des blocs IP existants ;
    - Réécriture de codes existants en utilisant les méthodes choisies ;
    - Validation sous simulation Modelsim ;
    - Simulation du système complet (Qsys) ;
    - Tests sur cible et comparatif des résultats ;
    - Écriture de plusieurs blocs IP permettant de minimiser le toggle rate du bus vidéo interne.

  • Musée des transmissions – Espace Ferrié (Armée de Terre) - Stagiaire

    2010 - 2010 * Réalisation d’une maquette électronique visant à vulgariser le fonctionnement interne d’un microprocesseur:

    - Étude du fonctionnement des différents éléments d’un microprocesseur ;
    -Étude et réalisation de supports pédagogiques adaptés à des visiteurs de tous âges, illustrant le déroulement d’instructions nécessaires à la réalisation d’une opération numérique de base ;
    - La maquette interactive permet au visiteur de contrôler le séquencement des phases de recherche, de décodage et d’exécution des instructions à différents niveaux d’abstraction, pour finalement appréhender le dernier niveau composé d’une:
    ° Unité de contrôle, constituée d’un registre d’instruction, d’un décodeur d’instruction, d’un bloc logique de commande et d’un pointeur d’instruction.
    ° Unité de traitement, constituée d’une unité arithmétique et logique (ALU), d’un accumulateur ainsi que les registres d’état de l’ALU.
    - Étude, conception, réalisation et développement de la maquette électronique permettant d’effectuer les manipulations interactives.

  • Sagem Mobiles - Stagiaire (Mai-Juin) puis employé (Juillet-août)

    2008 - 2008 * Dépanneur sur téléphones mobiles:

    - Assurer le recyclage des pannes relevées sur les lignes ;
    - Expertise et réparation des pannes observées sur ligne de production
    - Création d’un support de formation pour le dépannage des mobiles afin d’améliorer les délais d’expertises

Formations

  • Université Rennes 1

    Rennes 2011 - 2012 * Développement d’un système audio temps réel sur une plate-forme de développement FPGA (Altera DE2-70) :

    - Étude d’une architecture matérielle pouvant être implantée sur cible Cyclone II (Processeur NIOS II, PLL, SDRAM, IP SD Card, IP Codec, IP I2C, GPIO) ;
    - Étude d’une architecture logicielle temps réel fonctionnant sous MicroC/OS II ;
    - http://www.youtube.com/watch?v=ikRSrX_XOM0

  • Université Toulouse 3 Paul Sabatier

    Toulouse 2010 - 2011 Travail d’étude et de recherche pour réaliser un amplificateur opérationnel BF à transistors Mos :
    • Élaboration d’un étage d’entrée - Montage différentiel ;
    • Élaboration d’un étage driver – Montage Source commune ;
    • Élaboration d’un étage de puissance – Montage Push Pull ;
    • Étude des polarisations par Miroir de courant ;
    • Étude du régime dynamique ;
    • Simulation - Orcad Pspice.

  • Lycée Brequigny BTS systèmes électroniques

    Rennes 2007 - 2009 * Projet technique basé sur un thème industriel qui a consisté à réaliser, concevoir et développer un système permettant la réception de données sans fil provenant de cartes capteur:

    - Étude, conception, et réalisation complète du système ;
    - Test et validation de la réalisation ;
    - Développement logiciel

Réseau

Annuaire des membres :