BOULOGNE
Ingénieur Senior Electronique Numérique, FPGA/ASIC.
Responsable du développement de FPGA et d'ASIC complexes pour le domaine spatial. Encadrement technique.
Data Handling, bus de communication (1553, SpaceWire, AMBA), Chiffrement (AES, Analyses de Sécurité), Compression d'images (JPEG2000), Microcontrôleurs (8051, ARM).
