logo
Menu

Serge IMBERT

GRENOBLE

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac à GrenobleLe résultat du brevet à Grenoble Le résultat du BTS à Grenoble

En résumé

Supporte la platorm de prototypage de Cadence , RPP -- Rapid Prototyping Platform

Mes compétences :
Communication
Electronique
Logiciel embarqué
Support
Support client
Validation

Entreprises

  • Cadence Design Systems SAS - Ingénieur Produit

    2011 - maintenant

  • Maya-technologies - Ingenieur Senior

    Seyssins 2009 - 2011 Ingénieur Vérification en charge de la vérification des modèles niveau porte pour un sous-système SOC: " Smart Imaging Accelarator pour le compte de ST Ericsson a Grenoble, France.

  • Texas Instruments Etats-Unis - Ingénieur Design et Vérification

    2007 - 2009 Design d’une puce multimédia et modem 3G :
    • Rédaction de la spécification fonctionnelle du system d’émulation et de debug de la puce incluant des sous-systèmes embarqués de probing et de benchmarking.
    • Création du document d’Architecture pour l’interface d’un DMA au bus système : génération d’interruption, control de puissance, dimensionnement de FIFO, thread control, performances.
    • Responsable du portage d’un bloc de ciphering pour modem 2.5/3G sur une plateforme FPGA de prototypage et de développement logiciel. Contribution stratégique : portage de la suite de tests pour vérifier l’intégrité du module dans le nouvel environnement.
    • Création et implémentation d’un plan de test en tcl/C/e-language (Specman) pour vérifier un traffic profiler pour un bus system, de la phase RTL à Gate. Contribution stratégique : développement d’un analyseur de trafic en tcl pour automatiser la vérification et l’analyse des résultats dans un temps impartis minimum.
    • Amélioration de la méthodologie de vérification ASIC par l’introduction de scripts tcl permettant la suite de test en C d’interagir avec le design en VHDL/Verilog et ainsi accélérer la vérification fonctionnelle.
    • Contribution décisive lors de la phase critique de debug GLS (Gate Level Simulations) par l’apport de connaissances système élargies. Développement de testbenchs VHDL pour un sous-système modem 3G, visant plus spécifiquement les séquences de control de puissance.

  • Texas Instruments Japon - Chef d’équipe d’ingénieurs en support applicatif pour des développements à base d’OMAP

    2005 - 2006 Poste au Japon:
    • Direction d’une équipe de support technique hardware de 10 personnes pour des processeurs applicatifs multimédia OMAP (Operating MultiMedia Application Processor) et notamment OMAP24xx. Responsable de 4 clients OEM japonais majeurs de l’évaluation à la production, pour le triage technique des questions et leur résolution :
    o Diagnostic et résolution des problèmes critiques liés aux séquences de boot et d’optimisation de puissance dynamique : démarrage des horloges, self-refresh DDR, system standby, voltage dynamique and variation dynamique de fréquence d’horloge.
    o Négociation et réorganisation des structures de support dans le but de réutiliser les expertises au travers des similarités architecturales des nombreuses puces supportées.
    o Coordination des sessions de debug pour des problèmes complexes nécessitant la synchronisation de plusieurs équipes en Inde, France, Etats-Unis et Japon.
    o Elaboration des diagnostics techniques pour des problèmes impactant la relation clientèle
    • Participation active avec les équipes de Marketing et de Développement Business à la communication technique et stratégique avec les clients. Rôle conseil dans la définition des roadmaps pour les produits dérivatifs.
    Contribution clés:
    • Lancement, dans les temps, des téléphones basés sur les puces Omap2420 and omap2430 pour les 4 clients japonais majeurs en Asie

  • Texas Instruments Japon - Ingénieur Support pour ASIC / Field Application Engineer

    2004 - 2005 Poste au Japon:
    • Responsable d’un poste d’expertise ASIC, pour investiguer et résoudre les problèmes design lors de l’intégration par les clients.
    • Génération de modèles d’analyse des performances systèmes pour les cas d’utilisation des clients, visant plus spécifiquement les cas multimédias, comme l’enregistrement d’image statique, de post-processing et d’affichage sur écran en multitâches.
    • Résolution de problèmes système de la netlist à la plateforme de développement logiciel, aussi divers que les configurations IO, les transferts entre les puces, les séquences de démarrage (Core et IO).
    • Génération de code C/C++ pour des investigations sur des plateformes de développent logiciels.

  • Texas Instruments France - Ingénieur Support Design

    Villeneuve-Loubet 2003 - 2004 Expertise design dans une équipe de support applicatif utilisant les processeurs multimédia OMAP.
    • Définition de la méthodologie et des procédures de support entre les équipes de R&D et de support client.

  • Texas Instruments France - Ingénieur Validation et Vérification

    Villeneuve-Loubet 2000 - 2003 Optimisation et Portage d’une suite de tests en C pour plusieurs chips OMAP d’architecture similaire : détermination des différences et la migration du code ARM pour des sujets aussi divers que : sous-système Display, McBSP, DMA Controler, ARM9, etc.
    • Consolidation des compétences de manipulation par de nombreuses séances de debug en laboratoire avec des analyseurs logique, émulateurs, oscilloscopes, plateformes de développement logiciel.
    • Développement de suites de validation en C et tcl pour une interface caméra méga pixel, des modules UART, USB, I2C.
    • Optimisation de la couverture de test pour des memory traffic controlers, dans des scénarios corner-cases impliquant les caches processeur.
    • Amélioration de la méthodologie de régression par la programmation d’environnement avec des scripts perl.

Formations

Réseau

Annuaire des membres :