Menu

Silvère NAPO

Meyreuil

En résumé

Avec une expérience tant en laboratoire de recherche qu'en industrie, j'ai pu travailler sur des projets de recherche, sur l'optimisation de process, sur la conception de circuits intégrés ou encore la programmation informatique.
Ma formation spécialisée en microélectronique et télécommunications m'a de plus conférée des connaissances techniques dans les semi-conducteurs et dans les systèmes de télécommunication.
Mon DUT en génie électrique et informatique industrielle me permet également d'intervenir potentiellement sur bon nombre de problématiques diverses.
Mes missions et les projets dont j'ai eu la charge m'ont permis d'acquérir une technicité/expertise technique ainsi qu'une capacité à planifier les tâches d'un projet, en autonomie ou en équipe.
Aujourd'hui disponible, je suis doté d'un anglais courant et mobile à l'international.

Mes compétences :
CAO
Cadence
Perl
Cadence Skill
PDK
LVS & DRC
Gestion de projet
Microélectronique
Semiconducteurs
Conception
Mentor Calibre
Cadence Assura
Cadence Virtuoso
ASIC
VHDL
Tcl/tk

Entreprises

  • Inside Secure - Stage Ingénieur - Design flow

    Meyreuil 2014 - 2014 Objectif: Mise en œuvre d’une plate-forme de test et de validation d’un environnement de conception de circuits intégrés.

    Tâches:
    Définition et création des tests unitaires.
    Automatisation des tests par script (skill, perl, ocean).
    Simulation des blocs analogiques (Cadence Spectre).
    Simulation post-layout LVS et DRC (Mentor Calibre).
    Développement de l’interface graphique de la plate-forme en Skill.

  • Polytech'Marseille - Ingénieur Design Analogique

    EYREIN 2014 - 2014 Réalisation d’un amplificateur de transconductance.

    Taches:
    Dimensionnement des transistors.
    Simulation analogique (Mentor Eldo).
    Simulation post-layout LVS et DRC (Cadence Assura).

  • Polytech'Marseille - Ingénieur Design Numérique ASIC

    EYREIN 2013 - 2013 Réalisation d’un cœur de microprocesseur 8 bits de type RISC.

    Taches:
    Description et simulation VHDL (Cadence NCLaunch) .
    Synthèse logique (Synopsys Design Vision).
    Placement-routage (Cadence Soc Encounter).
    Implémentation sur cible FPGA (Nexys 3).

  • IM2NP - Stage Assistant Ingénieur

    2013 - 2013 Objectif: Implémentation de nouveaux protocoles de test sur un analyseur de paramètres (Agilent B1500).

    Taches:
    Prise en main de l’analyseur de paramètres.
    Développement des protocoles de test en C#.
    Test des protocoles sur des dispositifs mémoires (EEPROM et Flash NOR).

Formations

  • POLYTECH'MARSEILLE

    Marseille 2011 - 2011 Ingénieur

    Opt: Systèmes Électroniques Nomades

    Physique des semi-conducteurs et des composants (Technologies CMOS),
    Conception de circuits intégrés analogiques et numériques,
    conception RF,
    mémoires à semi-conducteurs,
    intégration blocs IP,
    Programmation microcontrôleurs,
    propagation hertzienne,
    modulations numériques (FSK, QPSK, MSK),
    Communication sans contact (RFID, NFC)
    C, Java, Adroid.

Réseau

Annuaire des membres :