Messier Bugatti
- Responsable hardware & ISRO des calculateurs de freinage Airbus
2010 - maintenantResponsable ISRO (in service reportable occurrence):
- Analyse des incidents en service avec équipes support apres vente.
- Coordination BE sur incident en service.
Responsable hardware:
- Pilotage fournisseurs des modifications hardware sur les calculateurs Airbus tous programmes (A320/A320/A330/A340/A380).
- Analyse des déposes premiere monte avec équipe qualité.
- Coordination des commissions de modification client/fournisseur.
SAGEM AVIONICS
- Ingénieur système électronique
PARIS2008 - 2008Stage de fin d'études (8 mois)
- Support technique bancs de test avionique.
- Investigation et réparation d’un banc de test de la famille des ACMS (Aircraft Condition Monitoring System).
> Analyse bus VME, ARINC 429
>Communication/Analyse des rapports d’erreur avec Sagem France
- Mise en place, intégration, validation des tests pour une nouvelle famille d’unité ACMS.
> Adaptation d’un soft existant sur d’autres unités en DELPHI.
> Rédaction du dossier de définition et d’équivalence de test permettant une certification de la FAA (Federal Aviation Administration) sur la capacité de Sagem Avionics à réparer ce type d’unité.
- Rédaction de procédures sur les méthodologies et processus de fabrication de bancs de test certifié par la FAA, répondant aux exigences AS9100 (ISO 9001)
- Interface documentation technique française - américaine
- Conseil process fabrication électronique.
- Audit qualité externe.
- Validation sur tous les cycles de développement (KOM,PDR,CDR, DVI, FAI ... ) et suivi de la production en sous traitance. (traitement des non-conformités).
- Gestion d'indicateurs qualité (Ishikawa ...)
- Assurance respect des normes DO-160/254.
- Résolution de non conformités en service(Fast 8D).
- Réalisation de plans de transfert industriel (Comité de pilotage, matrice de risques ...)
MXM / INRIA
- Ingénieur R&D
2007 - 20084 mois
Projet Industriel de Fin d'Etudes
Poste d’ingénieur recherche et développement.
- Conception d'une passerelle pour Architecture de Stimulation Electro-Fonctionnelle Per-Opératoire (intra corporelle)
Implémentation d’une passerelle multi protocoles (USB, Ethernet, RF et bus médical propriétaire)
Système déterministe, temps reel haute criticité
Analyse des trames Ethernet bas niveau (ethereal)
Validation du concept sur un FPGA en vu du portage sur ASIC
PARIS2006 - 2007Année de césure 09/2006 -> 09/2007
Ingénieur systeme, gestion d'obsolescence sur du matériel de test pour l'industrie aéronautique et millitaire.
- Surveillance et recherche de solutions sur des obsolescences de composants actifs.
- Conception de cartes prototype mixte (analogique/numérique)
- Formation de collaborateurs à des technologies microcontroleur.
- Veille technologique sur les systemes de test.
CONNEXION
- Vendeur matériel informatique et audio-visuel
2005 - 2005travail période Juillet/Aout 2005
Vendeur informatique et audiovisuel, conseil client, SAV informatique.
CNRS
- Conception électronique
Paris2004 - 2004stage de fin de DUT.
Réalisation d'une carte de compression vidéo pour des images provenant d'une caméra thermique haute vitesse. Solutions à base de FPGA ALTERA et SOC NIOS.
Formations
Ecole Polytechnique Universitaire De Montpellier (Ex-ISIM) (Montpellier)