Mes compétences :
FPGA
C
VHDL
Electronique numérique
Electronique embarquée
FPGA Cible Altera et Xilinx
LabVIEW
Verilog
Entreprises
Elsys Design
- Ingénieur Développement FPGA
Cachan2015 - maintenant* Réalisation d'un FPGA permettant le chiffrement de données entre deux liens PCIE.
* Réalisation d'interfaces PCIE-Gen2-4X, SPI, DDR3
* Réalisation de modules DMA
* Création de séquenceurs de gestion de commandes
* ...
Environnement technique :
* Altera (Quartus) - Cible : Arria 10
* Simulation VHDL : ModelSim 10.4 ;
* Analyseur logique, Oscilloscope, Outils de débuggage Signal Tap;
Elsys Design
- Ingénieur Développement FPGA
Cachan2013 - 2015* Réalisation d'un FPGA permettant le traitement et la gestion de flux radio ;
* Réalisation d'interfaces XAUI + MAC Ethernet ;
* Réalisation d'interfaces GTX paramétrables via DRP (protocoles SFI, SGMII) ;
* Configuration et implémentation des Processeurs ARM dans le FPGA (Zynq de chez Xilinx) ;
* Réalisation d'interfaces I2C, SPI, AXI4, DDR3, GPI
Cachan2012 - 2013* Réalisation de plusieurs projets sur FPGA réalisant des traitements vidéo émis et reçus sur liens séries rapides (ex : Fibre Optique) :
* Ecriture des spécifications des FPGA ;
* Réalisation d'interfaces GTP (Transceiver haute vitesse), LVDS, LVTTL ;
* Réception de diverses commandes et émissions de données via une interface GTP (1.5Gbps) ;
* Réalisation de module de test de la mémoire Flash et DDR3 (AXI4) ;
* Réalisation de modules d'interfaçage de caméras IR (640x480) au protocole SUSI ;
* Réalisation de modules de corrections d'erreur (génération images noires) et de multiplexage (6 flux) des séquences d'images ;
* Acquisition de données issues des ADC ;
* Gestion de l'alimentation de moteurs en fonction de l'état de certain discrets ;
* Réception de diverses commandes via une interface GTP (1.5Gbps) ;
* Emission de données via une interface GTP
* Extraction de données d'un flux de type RS422
* Intégration sur carte (cycle en V) ;
* Assurer l'interface client pour le suivi d'avancement, les livraisons et les revues ;
Projet N° 1 : Développement et validation sur carte d'un FPGA de tests d'interfaces
Projet N° 2: Design d'un FPGA de multiplexage de six flux vidéo (caméra Infrarouge 640x480) vers un seul flux HD (1920x960)
Projet N°3 : Réalisation d'un FPGA de gestion d'alimentation de moteurs, de mesures (T°C, tension) et d'émission via GTP de l'état de différents registres internes
2007 - 2012* 18 mois : Implémentation de fonctions de hachage cryptographique sur FPGA (Xilinx et Altera) avec étude de performance. Gestion de la reconfiguration dynamique sur FPGA type Xilinx avec protection cryptographique du Bitstream en AES ;
* Réalisation d'un cœur cryptographique en VHDL optimisé, regroupant trois modes de hachage MD5, SHA-1 et SHA-256 ;
* Implémentation de l'architecture avec création des interfaces nécessaires pour une connexion avec le processeur Microblaze (Xilinx) et le Nios II (Altera) ;
* Validation du prototype avec mesure des performances (débit, fréquence max, consommation, surface, vitesse d'exécution) ;
* Rédaction d'un article en Anglais pour la conférence DASIP en Novembre 2007 à Grenoble (article gratifié) ;
* Etude de la reconfiguration dynamique sur FPGA Xilinx ;
* Implémentation architecturale d'algorithmes de cryptographie AES sur FPGA via Ethernet grâce à la création d'une application sur Linux. Déchiffrement RSA de la clé de décryptage via un PowerPC inclus dans le FPGA ;
* Création d'un cross compilateur permettant d'utiliser des librairies utilisées sur la plateforme FPGA ;
