Menu

Wafa KHOURCHECH

Ecully

En résumé

Mes compétences :
FPGA
Logique
Microélectronique
Soc
VHDL
Management
Gestion de projet
Amélioration continue

Entreprises

  • AdetelGroup - Ingénieur FPGA

    Ecully maintenant Depuis 01/06 ADENEO – Ingénieur d’études en microélectronique numérique



    Client JDSU (depuis le 01/08/2007)

    * Développement d’un FPGA pour un système de test de communications haut débit sur fibre optique

    * Portage et adaptation d’un contrôleur VIDEO pour écran TFT
    * Portage et adaptation d’un contrôleur pour téléphone optique
    * Portage et adaptation de différentes interfaces SPI (ADC, PowerMeter optique, FPGA EP2C5)
    * Conception et implémentation d’un contrôleur audio pour un composant Bluetooth (BlueCore4 CSR)
    * Conception et implémentation d’un contrôleur audio pour codec AC97
    * Conception et implémentation d’un contrôleur pour un composant d’annulation d’écho (Zarlink ZL38002)
    * Intégration sur FPGA Cyclone2 EP2C15 (Altera), Validation (test bench) et mise au point sur carte

    * MCO et traitement de CR sur le FPGA développé

    * Analyse des problèmes remontés par les différentes équipes de développement
    * Réalisation des modifications et évaluation de performance.



    Client SAGEM Défense (6 mois)

    * Développement de System On Chip de validation pour cartes avioniques embarquées :

    * Conception de plateforme SOC sur Virtex 4 (PPC405) avec développement en VHDL d'IP spécifiques sur OPB (Mémoires SBSRAM, SDRAM et NOR FLASH, Interfaces SPI et I2C, SERDES, Ethernet (validation interface), Liaison série asynchrone, GPIO).
    * Mise au point et modification du firmware C exécuté par le PPC (A partir d'un menu utilisateur (hyperterminal), lancement unitaire ou en boucle (test d'endurance) de routines de test stressant les différentes interfaces).
    * Portage de la plateforme de test (SOC VHDL et firmware C sur un deuxième hardware).
    * Intégration sur FPGA VIRTEX 4 FX 60 (Xilinx), Validation (test bench) et mise au point sur carte



    Client ALSTOM (6 mois)

    * Traitement d’obsolescence de FPGA pour calculateurs ferroviaires :

    * Recodage et modification de test bench du module de gestion de la couche physique d’un réseau spécifique ALSTOM (réseau Tornad*)
    * Intégration sur FPGA SPARTAN II (Xilinx), validation (test bench) et mise au point sur carte
    * Codage et test CPLD XC95288XL (Xilinx).



    Client ALSTOM (1 mois)

    * Réalisation d’un interpréteur de commandes en vue du debug et de la validation de cartes pour un simulateur de traction :

    * Codage en C sur processeur MicroBlaze embarqué dans un FPGA SPARTAN 3E (System On Chip, Xilinx)
    * Validation et mise au point sur carte



    Client SCHNEIDER ELECTRIC (5 mois)

    * Conception et développement de plusieurs FPGAs émulant l’environnement physique (interface propriétaire parallèle, liaisons SPI, interface mémoire DPRAM) de deux microcontrôleurs embarqués sur une carte sécuritaire d’E/S pour simuler des comportements incorrects de cet environnement:

    * Codage en VHDL sur FPGA Cyclone EP1C12 (Altera)
    * Validation (test bench) et mise au point sur carte

    * Développement d’un module réutilisable d’interfaçage MODBUS série
  • JDSU

    Saint Etienne maintenant

Formations

  • Institut National Polytechnique

    Grenoble 2002 - 2005 System On Chip

    INPG
  • Classes Préparatoires Aux Grandes Écoles D'Ingénieurs (Marrakech)

    Marrakech 2000 - 2002 MP*

Réseau