Menu

Xuan LI

PALAISEAU

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Palaiseau ainsi que le résultat des européennes en Essonne.

En résumé

Mes compétences :
Développement FPGA : Altera, Xilinx
Connaissances en Microélectronique
Traitement du signal et de l'image
VHDL, Quartus, Synplify Pro et ISE
Langage C et MATLAB
Microcontrôleur, Labview, Pspice et VBA
Protocole: I2C et one wire
Microélectronique
Électronique
VHDL

Entreprises

  • Institut de Physique du Globe de Paris - Ingénieur R&D électronique

    2012 - maintenant

  • Laboratoire LLR - Ecole polytechnique, Palaiseau (94) - Stagiaire

    2012 - 2012 Protocole one wire pour contrôle/commande d'un détecteur de particule
    Laboratoire LLR - Ecole polytechnique, Palaiseau (94)
    - Développement VHDL (Spartan3) Cadence, ISE, SYNPLIFY PRO
    * IP Maître one wire
    * IP Esclave one wire
    - Validation en simulation
    - Tests et mesure de qualification
    * Validation avec composant DS2438
    * Cannel de communication Maître et Esclave en FPGA
    - Portage sur techno ASIC

  • Laboratoire de Physique Corpusculaire de Clermont-Ferrand(63) - Stagiaire

    2011 - 2011 Conception d’un dispositif électronique pour la mesure de temps de vie nucléaire au Laboratoire LPC - Clermont-Ferrand (63)
    - Conception du système TAC (Time to Analog Converter) BOX
    - Étude des composants électroniques: FPGA, TDC...
    - Programmation et simulation en VHDL (Modelsim).

  • Laboratoire de Physique Corpusculaire de Clermont-Ferrand(63) - Stagiaire

    2009 - 2009 Étude de la régulation de température d’un banc de Thermoluminescence au Laboratoire LPC - Clermont-Ferrand (63)
    - Analyse des paramètres PID
    - Utilisation de logiciel Labview
    - Réalisation du système de régulation

Formations

Réseau

Annuaire des membres :