Menu

Amer DIAB

GRENOBLE

En résumé

Ingénieur R&D/Docteur en Électronique, Micro et Nanoélectronique, passionné par la recherche en vue du développement et applications industrielles, fort d’une expérience technique et différents stages en recherche d’un poste Ingénieur R&D où je pourrai mettre tout mon dynamisme, ma créativité et mon goût pour le travail en équipe aux services de réalisation et innovation

Mes compétences :
Clean room
ELITE
FlexPDE
Modeling
Physics
Semiconductor
Simulations
Transport
I-V, C-V, pseudo-MOSFET, bruit basse fréquence, ba
VHDL
Matlab
MathCAD
PSPICE
Origin
OrCAD
Environnements Windows
Micro Wind
Layout plus
FlexPDE, Silvaco Athena & Atlas

Entreprises

  • CEA-LETI - Ingénieur Chercheur

    GRENOBLE 2016 - maintenant Reliability Study of advanced CMOS SOI Devices in collaboration with STMicroelectronics for the industrialization of the CMOS technology FDSOI 28 nm
  • INL-KAUST - Ingénieur R&D

    2014 - 2015 « R&D dans le cadre de la nouvelle technologie des circuits imprimés flexible »
    * Mesures électriques à haute température et modélisation des transistors SOI FinFETs flexibles ;
    * Validation des tests électriques des transistors en graphène pour application bio-détecteurs électroniques ;
    * Modélisation et simulations numériques TCAD des transistors Si/SiGe/III-V Nanotube ;
    * Gestion des projets, veille technologique, 3 publications 1 auteur + 1 publication soumise co-auteur
  • INL-INSA (Lyon, France) & 3IT (Sherbrooke, Canada) - Ingénieur R&D

    2013 - 2013 « R&D dans le cadre des activités de l'axe d'intégration électronique 3D à l'UMI entre France et Canada »
    * Mesures électriques à basse température des SEDs (MIM, SET et SEM) :
    * Étude et modélisation (sous Matlab) des mécanismes de transport électronique à travers les jonctions tunnel
  • IMEP - Ingénieur R&D

    2009 - 2012 « R&D avec SOITEC sur les nouvelles méthodes pour la caractérisation des substrats SOI avancés »
    * Mesures électriques avancées, modélisation physique, réalisation d’échantillons en salle blanche et simulations numériques (TCAD et FlexPDE) des substrats et dispositifs semi-conducteurs (UT SOI, GeOI, SOS) :
    * Gestion des projets, mettre en place de nouveaux protocoles de tests et rédiger des rapports de tests :
    * Développement et implémentation d’une nouvelle technique de caractérisation des substrats SOI à SOITEC :
    * Encadrement de 2 stagiaires M1, partenariat avec des industries (CEA-Léti, Sematech, Silanna…), un speech invité en Janvier 2013 à SOITEC, présentateur dans 7 conférences internationales, 12 publications 1er auteur + 13 publications co-auteur
  • LAAS - Stagiaire Master 2

    2009 - 2009 « Caractérisation et simulation de diodes et MOSFET à tranchées profondes et super jonction »
    * Génération d’un ensemble des caractérisations électriques des jonctions pour l’électronique de puissance :
    * Conception d’un banc de mesure et validation par des simulations numériques
  • DE/Faculté de Sciences I - Université Libanaise - Stagiaire Master 1

    2008 - 2008 « Contrôle d'une maquette de surface par PC »

Formations

Réseau