Awais Hussain SANI

En résumé

Entreprises

• Ouest Valorisation, Rennes - Ingénieur de Développement/R&D

  2013 - maintenant • Modélisation de l’Architecture Parallèle Reconfigurable composé de mémoire, réseau de interconnections, élément de calcul en langue VHDL.
  • Développement de contrôleur qui configurer chaque bloque de architecture pour différent applications et/ou normes de télécommunication.
  • Simulation et validation (par banc d’essai) chaque bloque de architecture (Modelsim).
  • Préparer et mise en œuvre la stratégie de vérification (SystemVerilog et/ou Python).
  • Valider le plan et fournir les activités de vérification (QuestaSim).
  • Synthétiser et placement & routage de l’architecture sur FPGA de Xilinx et Altera (Quartus, ISE, SynplifyPro).
  • Mise en œuvre le contrôleur en embedded C et simulé sur processeur embarqué (NIOSII, ARM) pour mesurer la performance temporelle de système embarqué et matériel.
  • Tester la fonctionnalité d’architecture pour différent algorithme comme décodeur de canal, entrelacement de canal, protocole de HARQ et FFT pour plusieurs normes de télécommunication (LTE, WCDMA, WiFi, DVB).

• LabSTICC UBS, Lorient - Ingénieur de Développement/R&D

  2011 - 2013 Conception de protocole de HARQ et décodeur de canal utilisé en LTE sur l’Architecture Parallèle
  
  • Réalisation de l’architecture composé de élément de calcul, réseau de interconnections pour décodeur et HARQ, FIFO, mémoire et un automate sur même puce en VHDL.
  • Modélisation de contrôleur reconfigurable pour supporté plusieurs taille de bloc, parallélisme en VHDL.
  • Simuler et Synthétiser l’architecture sur FPGA et ASIC pour computer le coût et débit de système.
  
  Conception d’entrelacement et décodeur de canal utilisé en système DVB sur l’Architecture Parallèle
  
  • Modélisation de l’architecture composé de élément de calcul, réseau de interconnections pour décodeur et entrelacement de canal, mémoire respecté les contraintes de DVB système en VHDL.
  • Réalisation de contrôleur pour supporter plusieurs schémas de modulation et parallélisme.
  • Mesurer la performance et le coût de l’architecture après synthétiser le système sur FPGA et ASIC.
  
  Conception de Processeur FFT pour MIMO-OFDM système utilisé en norme WiFi (802.11ac)
  
  • Conception de l’architecture mixte radix FFT pour MIMO-OFDM en VHDL.
  • Modélisation de commutateur pour changer l’ordonnancement en entré et sortie de FFT architecture.
  • Simuler et Synthétiser l’architecture sur FPGA et ASIC pour computer le coût et débit de système.
  
  Mise en œuvre sur système embarqué et validation (pour tous les trois projets)
  
  • Mise en œuvre le contrôleur en embedded C et simulé sur processeur embarqué (NIOSII, ARM) pour mesurer la performance temporelle de système embarqué et matériel.
  • Préparer le plan de vérification en utilisant banc d'essai, SVA, couverture de code, couverture fonctionnelle et SystemVerilog.
  • Vérifier le plan de validation avec l’outil industriel comme QuestaSim.
  
  

• LabSTICC UBS, Lorient - Ingénieur de Recherche

  2008 - 2011 Conception de l’Architecture Parallèle pour les applications de haut débit
  
  • Réalisation de l’architecture Parallèle composé de élément de calcul, réseau de interconnections et mémoire pour mise en œuvre plusieurs algorithme de traitement de signaux et télécommunications en haut débit.
  • Développement de contrôleur pour chaque bloque de architecture et pour différent applications en Langage de Description de Matériel (HDL).
  • Modélisation d'un contrôleur mémoire pour SDRAM et DDR
  • Simuler et Synthétiser l’architecture sur FPGA et ASIC pour computer le coût et débit de système
  • Mise en œuvre le contrôleur sur processeur embarqué (NIOSII, ARM) pour mesurer la performance temporelle de système embarqué et matériel.
  
  Validation de système complet
  
  • Préparer la définition et la mise en œuvre de la stratégie en matière de vérification et de validation en SystemVerilog
  • Fournir les métriques relatives à l'avancement des activités de vérification et de validation (nombre de test cases, couverture fonctionnelle et logicielle, nombre de défauts identifiés) en utilisant QuestaSim.
  • Tester la fonctionnalité d’architecture pour différent algorithme comme décodeur de canal, entrelacement de canal et FFT pour plusieurs normes de télécommunication.
  
  Documentation et Présentation
  
  • Rédiger le report technique pour expliquer les méthodologies utilisées dans la conception
  • Présenter la planification et l'avancement de projet pour personnes techniques ou non techniques
  • Publier les méthodologies de conception et solutions dans les revues et conférence internationales

• Pakistan Telecommunication Limited (PTCL) - Ingénieur Telecom

  2004 - 2007 • Installation et mise en service de WLL (Wireless Local Loop) basée sur système de WiMAX.
  • Maintenance d’équipement de télécommunication pour fournir des services téléphoniques et internet.
  • Gestion d’équipe de 15 personnes à achèvement des projets.
  

• Techno Engineering Services - Ingénieur d'Installation

  2003 - 2003 • Installation et mise en service de Câble de fibre optique avec le pipeline de pétrole
  • Contrôler et surveiller d’activités de pipeline à distance en utilisant de câble.
  • Fournir des services téléphoniques et internet à différents stations connecté avec ce pipeline.
  

Formations

• University Of Southern Brittany (UBS)

  Lorient 2008 - 2011 Doctorat en sciences et technologies de l’information et de la communication

• Université Grenoble 1 Joseph Fourier Maîtrise EEA

  Grenoble 2007 - 2008 Master en Micro and Nano Électronique

• Bahauddin Zakariya University, Multan, Pakistan.

  Multan 1998 - 2002 Diplôme d’ingénieur de Génie Électrique

Réseau

• Ashwani SINGH

• Hugo HAMEL