Dolphin
- Consultante pour St, ingénieur topologie de structure de test microélectronique
2006 - maintenantLayout de structures de test pour les techno avancées de microélectronique: Cmos 65, Bicmos, Imagers...
Connaissance et utilisation des DRMs.
Vérification DRC et LVS.
Layout sous Cadence, Virtuoso.
CEA/Léti
- Stagiaire
GRENOBLE 2005 - 2005Stage de fin d'étude de 6 mois, niveau ingénieur.
Etude et développement d'un procédé de gravure isotrope sélective (Si/SiGe), réussi avec succès.
Objectifs: Comprendre les phénomènes physico-chimiques, optimiser le procédé, le rendre industrialisable.
Autonomie sur les machines de gravure plasma, ainsi que sur le MEB pour la caractérisation morpho. Travail en équipe.
Philips research
- Stagiaire
2004 - 2004Stage de M1 de 5 mois
Modélisation thermique d’un PCMC (phase-change memory cell)
Simuler le switch avec étude physique de faisabilité (étude thermodynamique et microélectronique)(programmation sur logiciel 3D "Davinci")
Réaliser un modèle thermique en accord avec les simulations, ayant une signification physique (logiciel Pstar).
