Mes compétences :
Cadence
Conception
CVS
Design
RTL
Soc
Test
Validation
Validation & Vérification
Verilog
VHDL
Virtuoso
C
Electronique
Entreprises
SWING-WS
- Ingénieur Logiciel embarqué
2011 - maintenant
Wipro Newlogic
- Hardware Design Engineer
2008 - 2009Conception et Tests de la partie Numérique d’un SoC Wifi a/b/g
• Test sur FPGA et sur SoC : validation sur FPGA de l’AGC, Vérification des parties mémoires, communication SDIO, Accès APB, des Reset.
• Ecriture de rapports de tests : rédaction en anglais des résultats de test pour le client
• Re-design des parties défectueuses lors des tests : après vérification sur SOC, correction en VHDL des bugs trouvés lors des tests.
• Simulations RTL, Low Power: utilisation des Outils Cadence, Ncsim, Virtuoso ainsi que du Verilog_Ams.
• Simulation Mixte : SAR ADC
• Simulation gate level pour un second SoC
