Menu

Dario RAPISARDA

CAEN

En résumé

Mes compétences :
Diodes
risk assessment
UNIX
Transistors
Tcl/Tk
Tandem
Statistical Process Control
Microsoft Windows

Entreprises

  • NXP - Product Engineer

    2016 - maintenant

  • 3SUN - Ingénieur R&D

    2014 - 2015 _ Développement et intégration d'une couche, obtenue par PECVD, de SiOx dans des cellules
    Tandem
    _ Caractérisation physique et électrique des cellules photovoltaïques (EQE, J(V), Ellipsometry)
    _ Gestion de la phase préindustrielle de la nouvelle cellule Tandem (panneaux des gaz, essais)

  • CEA-Grenoble (France) - Chef de projet

    PARIS 2009 - 2013 _ Développement de Software & Hardware (Atmel µcontrollers) pour acquisition de données
    _ Caractérisation électrique de TEG (générateurs thermoélectriques) et assemblage de systèmes
    de harvesting
    _ Conception e fabrication de systèmes de harvesting piézoélectriques
    _ Conception e réalisation de démonstrateurs de harvesters pour le photovoltaïque
    Chef de projet « photovoltaïque à film mince (CIGS)»
    _ Mise au point de couches tampon sans cadmium, par voie PVD
    _ Interconnexions monolithiques sur modules PV en couches minces

  • STMicrolectronics - Ingénieur de conception

    2008 - 2009 _ Etude préliminaire (transistor level) de la taille des portes logiques en technologie C32
    _ Implémentation d'un nouveau « Test Code Register » dans les macro-cells C32
    _ Validation « Full schematic » des principales fonctions d'une macro-cell (Read, Write, Refresh)

  • STMicroelectronics - RF Model Engineer

    2004 - 2008 Caractérisation et modélisation en Radio Fréquences.
    et modélisation SPICE de Varactors MOS et Diode.
    _ Rédaction d'un DOE spécifications de layout pour Varactors MOS et Diode en technologie
    CMOS045.
    _ Construction de modèles paramétrés ELDO pour Varactors MOS et Diode en technologie
    CMOS065.
    _ Caractérisation et modélisation HF d'un Varactor « hautement dopé » en technologie H9SiGe.
    _ Caractérisation et modélisation HF de diodes ESD, dans les technologies H9SOI & C065.

  • STMicroelectronics - Ingénieur de procèdes

    2000 - 2004 _ Mise à jour des recettes de fabrication sur les fours RTP.
    _ Optimisation des « Lamp Correction Tables » à la suite d'interventions de maintenance sur
    RTP.
    _ Suivi SPC (Statistical Process Control) des paramètres clé (pour équipements et produits).
    _ Rédaction du document FMEA (Failure Mode Effects Analysis) pour les fours RTP.

  • STMicroelectronics - Ingénieur d'équipement

    1998 - 2000 : Ingénieur d'équipement, area gravures humides.
    _ Contribution à l'augmentation du MTBF des équipements
    _ Amélioration de la fiabilité des équipements qui avaient été soumis à un retrofit de la sonde de
    température.
    _ Support de production, en assurant le rendement des équipements SMS/Akrion et FSI Mercury.

  • STMicroelectronics - Ingénieur d'équipement

    1995 - 1998 : Ingénieur d'équipement, area traitements thermiques.
    _ Contribution à la réduction du « Down Time » et du « Mean Time to Repair » des fours
    verticaux.
    _ Ecriture de procédures de maintenance pour les fours atmosphériques et les fours LPCVD
    (SVG, TEL).
    _ Gestion de la formation des opérateurs en équipe de nuit.

  • SGS-Thomson Microlectronics - Ingénieur d'équipement

    1993 - 1995 : Ingénieur d'équipement, area traitements thermiques.
    _ Mission de deux ans sur le site de Crolles (France) pour assurer le transfert des technologies de
    fabrication des puces (sur tranches de 8 pouces), vers la nouvelle usine M5 de Catane.

Formations

  • Conservatoire National des Arts et Métiers

    Paris 2000 - 2005 Diplôme d'ingénieur

    _ D.E.S.T en Electronique: Conservatoire National des Arts et Métiers Paris (France)
    _ D.P.C.T en Métallurgie: Conservatoire National des Arts et Métiers Paris (France)

Réseau

Annuaire des membres :