Menu

David GONIN

GRENOBLE

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Grenoble ainsi que le résultat des européennes dans l'Isère.

En résumé

Diplomé de l'INSA de Lyon en 2006, j'ai décidé de rejoindre le domaine de la microélectronique en intégrant STMicroelectronics à Grenoble, devenu STEricsson en 2009 lors de la cession de sa branche wireless.

Mes premier postes m'ont permis d’enrichir mes compétences dans tous les aspects de l'implémentation physique. En effet, j'ai travaillé pendant 4 ans dans une équipe back-end en charge de développer les microprocesseurs ARM pour les SoC de la compagnie. Je me suis tourné récemment vers les métiers front-end afin de maîtriser le flow ASIC dans son ensemble.

Mes compétences :
VHDL
TCL
ASIC
Verilog

Entreprises

  • STEricsson - Ingénieur Design Numérique

    GRENOBLE 2011 - maintenant Intégré à l’équipe Front-End digitale de la division Analog & Mixed Signal qui conçoit et implémente des circuits embarqués dans les smartphones et tablets PC.

    Responsable de l’interconnect de type NoC pour le System-On-Chip de dernière génération de la compagnie (AH9600) :
    - Participation au travail de spécification fonctionnelle et à la rédaction de documentation
    - Implémentation en VHDL et Verilog de l’IP supportant les protocoles AMBA AXI et STBus
    - Verification avec Specman E et NCSim
    - Checks CDC avec Spyglass
    - Ecritures des contraintes timing et synthèse logique avec Design Compiler
    - Livraison du composant IP-XACT

  • STEricsson - Ingénieur Implémentation Physique

    GRENOBLE 2007 - 2011 Intégré à une équipe centrale en charge d’implémenter, délivrer et supporter les microprocesseurs ARM pour les divisions de la compagnie

    - Interface et coordination technique sur les projets engagés
    - Implémentation physique de processeurs ARM Dual-Core :
    * Eagle/Cortex A15 (2GHz, cmos028) pour application processor AP9600
    * Cortex A9 (1GHz, cmos045) pour la plateforme U8500
    - Développement et support du flow ASIC : scripting, évaluation d’outil, interface avec les fournisseurs de CAO
    - Compétences Back-End développées : Synthèse, Static Timing Analysis, DFT, Floorplan, Place & Route, Preuve formelle, Low Power Checks, DRC/LVS

  • Laboratory of Electronics and Computer Systems - KTH – Stockholm (Suède) - Ingénieur Stagiaire Développement FPGA

    2006 - 2006 Projet de fin d'étude de 6 mois en binôme

    Sujet : Design et implémentation d’un Network on Chip sur FPGAs

    Travail réalisé :
    - Création de composants VHDL répondant aux contraintes physiques
    - Spécification et codage de la transmission série des données entre les FPGAs
    - Ecriture des drivers Nios en langage C
    - Implémentation sur un réseau de FPGAs et mise en place d’un exemple illustratif

  • STMicroelectronics - Ingénieur Layout Analogique R&D avancée

    2006 - 2007 Travail au sein d’une équipe dissoute en 2007 composée d’employés de NXP et Freescale Semiconductor dans le cadre de l’alliance Crolles 2

    - Spécification et réalisation du dessin des masques des cellules d’I/O en technologies avancées (cmos045, cmos065)
    - Etude et dimensionnement des protections ESD
    - Livraison et maintenance des librairies associées
    - Ecriture de la documentation

  • Schneider Electric - Ingénieur Stagiaire Recherche avancée

    Rueil Malmaison 2004 - 2004 Stage ingénieur R&D de 6 mois réalisé à Varces(38)

    Sujet : Etude de la technologie à arc électrique tournant (RMF) dans les disjoncteurs

    Travail réalisé :
    - Simulations PC avec Flux 3D et analyse des résultats
    - Choix de géométries des contacts RMF puis dessin technique
    - Mise en situation des prototypes et validation

Formations

  • Kungliga Tekniska Högskolan (Institut Royal De Technologie) (Stockholm)

    Stockholm 2005 - 2006 MSc System On Chip

  • Institut National Des Sciences Appliquées (Villeurbanne)

    Villeurbanne 2001 - 2006 Génie Electrique

Réseau

Annuaire des membres :