Menu

Thomas DOUTREMER

MEYREUIL

En résumé

Design, verification, STA, physical implementation

Mes compétences :
ATS
Back End
Design
EDA
Ericsson
FPGA
Microelectronics
RTL
Smartcard
STA
Synthesis
Verilog
VHDL

Entreprises

  • INVIA - Digital IC design engineer

    2014 - maintenant

  • Scaleo chip - SoC design engineer

    2011 - 2013 Sophia Antipolis, France

    Frontend & backend activities

  • ST-Ericsson - Back-end engineer

    2007 - 2011 Grenoble, France

    ARM cores physical implementation:
    - Floorplan, place and route, DRC/LVS
    - STA
    - IRdrop analysis

  • Texas Instruments - Ingenieur

    Villeneuve-Loubet 2006 - 2007 Villeneuve-Loubet, France

    RTL and gate level top level verification (C)

  • ST Microelectronics - Ingénieur apprenti en Design et Vérification

    2003 - 2006 Sophia Antipolis, France

    IP development (VHDL)
    IP and top level verification (VHDL, C)

Formations

  • Université Nice Sophia Antipolis (Sophia Antipolis)

    Sophia Antipolis 2003 - 2006 Télécom

    ITII

  • Institut Des Techniques D'Ingénieur De L'Industrie ITII (Biot)

    Biot 2003 - 2006 Télécommunications et réseaux

    EPUNSA

    Electronique et Informatique Industriel - ex ESINSA

  • Lycée Rue Du Rempart

    Marseille 2002 - 2003 Classe préparatoire ATS

    CPGE

  • Lycée Guillaume Apollinaire

    Nice 2000 - 2002 Electronique

    BTS

Réseau

Annuaire des membres :