Menu

Emmanuel HUCK

Cachan

En résumé

Docteur en simulation d'architecture de systèmes sur puce reconfigurables.

Sujet étudié : Modélisation pour l'exploration conjointe (Hw+Sw+OS) par simulation fonctionnelle et timé (cycle accurate) en SystemC de plateforme Multi-core SoC reconfigurable au niveau TLM.
Validation avec une application dynamique de vision robotique : détection d'amers en temps réel.
Intégration du modèle au cœur des projets de recherche Ter@OPS (supercalculateur hétérogène embarqué) et OveRSoC (exploration de SoC reconfigurables dédiés).

Mes compétences :
VHDL
ModelSIM/Ghdl
FPGA
C embarqué / C++
Linux embarqué
DO-254
Gestion de projets
SystemVerilog
STA
Perl/Tcl/Pyton/*shell
SystemC
Modelisation/simulation HW/SW MPSoC reconfigurable
ASIC

Entreprises

  • Elsys Design - Chef de projet / Designer FPGA/ASIC / Verification D0254 / MPSoC / TNS / ISS

    Cachan 2011 - maintenant Verification UVM SoC pour la future 5G
    Spécification et Conception FPGA TNS (IIR+FFT) Artix7
    Conception FPGA Artix7 et validation carte probe échographe
    Vérification MPSoC télécoms / UVM
    Conception FPGA Virtex 7 / SystemVerilog / PCIe / échographe
    Conception FPGA Artix 7 / Vhdl / TNS
    Conception et Optimisation de processeur custom DSP VLIW sur FPGA, Xilinx, et conception ISS/assembleur associé
    Chef projet conception et vérification de FPGAs secteur énergie, cible Actel
    Validation et Vérification d'IPs selon la norme DO254 DAL A. Testbench VHDL + ModelSIM + cible Actel

  • ETIS-CNRS/Thales TRT - Doctorat modélisation de supercalculateur hétérogènes (MPSoC reconfigurables)

    2006 - 2011 Modélisation conjointe et exploration d'architecture hard/soft de MPSoC hétérogènes reconfigurables en SystemC / TLM2.0
    Projet Teraops (pôle Systematic): Modèle de MPSoC hétérogène et reconfigurable de 1 Tera Opérations/ sec
    Projet Oversoc (ANR): Modélisatoin de SoC reconfigurables

Formations

  • RENNES 1 SIC (Rennes)

    Rennes 2002 - 2003 DEA (master recherche)

    Intelligence artificielle, traitement d'image, architecture des processeurs et optimisations

  • Université Rennes 1

    Lannion 2000 - 2003 Logiciel et Systèmes Informatisés

    robot E=M6 2002

Réseau

Annuaire des membres :