Menu

Florent TARDIEU

  • Floria
  • entrepreneur

Tours

En résumé

Plus de détail sur:

http://fr.linkedin.com/in/florenttardieu

Mes compétences :

Gestion de projet
Management
Qualité
Process
Engineering
Finance

Entreprises

  • Floria - Entrepreneur

    Autre | Tours 2020 - maintenant Floria : la Start-up qui améliore le quotidien des femmes

  • Abf Decisions - Consultant

    Finance | Tours 2019 - 2019 Consultant en financement de l'innovation

  • ATMEL - Product Quality Engineering, Reliability Manager

    Rousset 2011 - 2017 1 - Gerer l'equipe de Fiabilité
    2 – Gérer la planification/réalisation des tests de fiabilité dans le cadre des qualifications de technologies, boitiers ou produits,
    3 – Gérer la réalisation des tests de fiabilité pour maintenir les qualifications des technologies ou boitiers,
    4 – Diriger les analyses de défaillances des rejets de fiabilité,
    5 – Maintenir les spécifications des tests de fiabilité en conformité avec les spécifications ATMEL et l'état de l'art,
    6 – Améliorer l'efficacité des tests de fiabilité (réduction de coûts, réduction de temps de cycle).

  • Averna Technologie - Product and Test Engineering Developement

    2009 - 2011 Responsible produit (et test) de carte de telecommunication sur fibre optique (40GHz et 100GHz)
    -Developpement des stations de test
    -Deploiement en production et support haut niveau
    -Amélioration des rendements (pareto-spc...)
    -Analyse de defaillance

  • Altran - Business Dev

    Vélizy-Villacoublay 2008 - 2008

  • Inside Contacless - Analog Designer

    2007 - 2007 Conception d’un RTC Oscillateur a Quartz low power .
    • Design et simulation de source de tension subthreshold
    • Analyse d’impédance complexe de l’Oscillateur 32 768 Hz
    • Automatisation des mesures par des Script Perl (Ocean)

  • TI Texas Instrument - System Validation Engineer

    2007 - 2008 Validation au niveau système de circuit de Power Management (silicium)
    • Programmation en C (code embarqué)
    • Debug temp réel de systeme Complexe (IAR)

  • STMicroelectronics - Validation / Caracterisation Engineer

    2006 - 2007 Caracterisation d’IP Analogique de circuit microcontrôleur (silicium)
    Clock tree, temperature sensor, Bandgap…
    Programmation (assembleur & C)

  • NXP - Lab - Test Bench Engineer

    2005 - 2006 Validation & Vérification de circuit Numérique & Analogique Bleutooth et GSM (silicium)
    • Automatisation des mesures sur banc de test
    • Debug temp réel, script de programmation en C

  • ATMEL - Memory circuit Designer

    Rousset 2003 - 2005 Conception d’une mémoire SRAM.
    Mémoire spécifique pour les produits capteurs d’images CMOS
    • Design et simulation de circuits mixtes constituant la mémoire
    • Simulation full block
    • Réalisation de l’algorithme de test (en vue de la conception du BIST)

    Etude de la structure des mémoires EEPROM et conception d’une pompe de charges,
    • Etude de l’art
    • Analyse parasitique
    • Modélisation (physique et mathématique) d’une pompe de charge

Formations

Réseau

Annuaire des membres :