logo
Menu

Frederic GREUS

EPERNON

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac dans l'Académie d'Orléans-ToursLe résultat du brevet à Épernon

En résumé

Je souhaite concevoir et développer de nouvelles IP et ou nouveaux circuits électroniques et commencer à manager des projets et des équipes de petites tailles.

Mes compétences :
Assembleur
Design
Langage C
Langage C#
Langage C++
Linux
Shell
Shell Linux
SIM
Verilog
VHDL

Entreprises

  • GoPro - Ingénieur Hardware sénior

    2015 - maintenant Design VLSI d'IP pour l'amélioration de photos et vidéos.

  • DxO Silicon Group - Ingenieur R&D Hardware

    2007 - 2015 Design VLSI d'IP pour l'amélioration automatique de photos.

    Design de blocs IP pour construire un système d'amélioration automatique de photos - Technologie EDoF (Extended Depth of Field) - et conversion Raw vers YUV.

  • TakImaging - Ingenieur R&D Hardware

    2004 - 2004 Etude et design d'une interface pour tête d'impression thermique. Etude des formats de cartes mémoires (SD Card, Memory Stick...)

  • MND - Ingenieur R&D Hardware + Administrateur Réseau

    STE HELENE DU LAC 2004 - 2007 Création d'entreprise
    Design d'un circuit avec 10 processeurs embarqués pour un client américain dans les télécoms.
    Design de notre propre circuit (avec 34 processeurs embarqués) pour l'encodage h264 Full-HD en temps réel.
    Installation et administration du réseau (Linux/Windows)

  • On Chip Solution - Ingenieur R&D Hardware + Administrateur Réseau

    2003 - 2003 Tentative de création d'entreprise avec des anciens collègues:
    - étude de l’architecture et de la faisabilité de notre famille de circuits,
    - réalisation et assemblage des circuits,
    - test des produits de nos fournisseurs,
    - installation et administration du réseau informatique sous Linux RHEL4, Windows et Active Directory

  • GlobeSpanVirata - Ingenieur R&D Hardware

    2001 - 2003 Design VLSI de circuits multiprocesseurs pour les télécoms

    Participation à plusieurs projets phares de la société en effectuant :
    - réalisation, assemblage et validation de plusieurs IPs et circuits à base de processeur (ex : 10 processeurs et 70 millions de transistors),
    - évolution et maintenance du flot internes de génération de code, de synthèse, de simulation et d’émulation,
    - intégration d’IPs externes dans le flot interne (Pads, Mémoires, Pll et autres).

  • EADS - Ingenieur R&D Hardware

    Blagnac 2000 - 2001 Codage en VHDL d’un FPGA pour les nouvelles baies de communication UMTS et GSM de Nortel Networks ayant les rôles :
    - d’interface entre 2×12 liens séries à 40Mhz et 3×8 liens séries à 26Mhz,
    - d’interface entre un processeur PowerQuiccII et une matrice de routage des liens ci-dessus et des moyens de test du FPGA,
    - d’interface entre les liens ci-dessus et un FPGA de chiffrement/déchiffrement.

  • SAGEM - Ingenieur R&D Hardware

    PARIS 2000 - 2000 Etude et conception d’une carte électronique permettant la génération de stimulus pour détecter et localiser les pannes d’un viseur gyrostabilisé pour hélicoptère à la Sagem.

  • Siemens Nixdorf - Ingenieur R&D Hardware

    1997 - 2000 Design de cartes et de circuits électroniques

    Etude, conception, validation et mise au point de deux ASICs permettant l’utilisation :
    - d’un cache tertiaire de 64 Mo,
    - de deux clusters de 4 processeurs Pentium III Xeon (Intel – 100MHz).
    Pour résumer : Synthèse, insertion du scan et du JTAG avec Synopsys, tape-out avec le fondeur, mise au point de la carte supportant ces deux ASICs, écriture et simulation de code VHDL et verilog.
    Etude, conception et mise au point de deux cartes électroniques :
    - une carte d’acquisition des transactions du bus processeur Pentium III Xeon (Intel – 100MHz),
    - d’une carte PCI 64bits de transfert de données en mémoire.

Formations

Réseau

Annuaire des membres :