ARTERIS
- Ingenieur développement et validation VLSI
2003 - 2007Développement et Validation d'IP configurables pour le Network On Chip, plus particulierement dédiées aux controlleurs mémoires ddr/ddr2/ddr3.
Validation comprenant tests fonctionnels, de couverture et de performance.
Globespan Virata
- Ingenieur développement et validation VLSI : Technical leader Validation
2001 - 2003Technical Leader de l'équipe RTL Validation.
TSQWARE
- Ingenieur développement et validation VLSI
1997 - 2001Développement d'IP RTL pour famille de circuits dédiés TELECOM.
Validation sur émulateur SimExpress (Mentor, ex MetaSystem).
MATRA MHS - TEMIC
- Ingenieur développement et validation VLSI
1992 - 1997Développement d'IP RTL pour micro controlleur à jeu d'instruction SPARC.
