-
VIERLING Communication SAS
- Ingénieur Etudes et Développement
2011 - maintenant
Suite à un stage effectué début 2011 et des formations Linux, j'ai rejoint VIERLING Communication SAS début avril 2011.
Notre domaine d'activité est axé sur le test des réseaux de Télécommunication : surveillance de réseau de Fibres Optiques grâce à notre système Fibercare, ou d'accès cuivre par nos robots de mesures (Système MAESTRO, équipements MTDU & MIRABEL), ADSL, Golden-Modem, cartes et boîtiers de communication X25/RNIS, test des services et IP-TV.
En arrivant chez VIERLING COMMUNICATION J'ai pu mettre à profit l'expérience acquise dans le domaine Grand Public avec THOMSON et PACE pour réduire les couts de nos produits de mesures, les simplifier et renforcer encore la fiabilité de ces systèmes qui ont déjà fait leurs preuves. Ainsi j'ai pu éliminé 2 bugs majeurs au niveau des CPLD d'un produit, dont la carte mère fut ensuite modifiée pour remplacer certains DC/DC devenus obsolètes.
La souplesse de notre structure à taille humaine, notre réactivité, notre polyvalence matérielle+logicielle et la connaissance du secteur Télécoms permet de rapidement répondre à nos clients face aux gros concurrents.
Le besoin croissant en solutions performantes de surveillance de réseaux de Fibres Optiques m'offre depuis 2015 un nouveau challenge Technologique renforçant mes compétences en Analogique, Optique et Thermique au travers d'un projet de développement d'un OTDR de dernière génération, produit évolutif adapté aux demandes les plus contraignantes de nos clients France et Export.
Ce projet complexe réalisé en solo met en œuvre un FPGA Xilinx codé en VHDL, de l'analogique rapide, la gestion d'alimentation au travers de nombreux DC/DC discrets, tout en respectant de nombreuses contraintes requises pour réduire au minimum les perturbations électriques et thermiques.
-
PACE
- HW Architect -Retail / Connectivity Viaccess
2008 - 2010
Mission :
o Étude et conception de l'architecture des décodeurs SD/HD pour le marché Retail; qualité au moindre cout et dans le respect des délais.
o Expertise électronique numérique en support aux équipes de validation HW.
o Expertise électronique en support aux équipes développement logiciel.
o Réduction du cout de BOM des produits, fiabilisation, gestion des EOL
o Étude comparative BOM/COST de sous ensemble électronique
o Benchmark de produits concurrents
o Aide technique aux réponses à appel d'offre
o Support conseil à l'équipe indienne
o Vérification et Expertise conseil des produits OEM
o Recherche et évaluation nouveaux composants; réduction de cout, efficacité...
o Veille technologique
Détails des projets :
* Expertise HW+SW sur problème DDR2 du produit Boxer DIT8030 (IP/TV) base cpu Broadcom BCM7413
* Étude architecture et mise au point HD ZAPPER DVB-T2 (DTR5520) base cpu STi7105. Projet majeur 2009.
* Expertise et support à l'équipe indienne réalisant le HD PVR DVB-T2 (HDT8520) sur base cpu STi7105
* Étude d'implémentation du cpu STI7108 sur nouvelle plateforme HD
* Expertise sur CAS Viaccess et aspect Low Power du Zappeur SD MPEG2 TNTSAT (DSR2020-19) à base de cpu STI5107
* Expertise sur CAS Viaccess et aspect Low Power du Zappeur HD MPEG4 TNTSAT (DSR5020-19) basé sur le STi7111
* Expertise et correction des freeze vidéo sur coeur cpu du DCR9000/05 (KDG HD)
* Expertise conseil sur aspect électriques du CAS NAGRA
* Expertise conseil sur architecture, aspect Low-Power, réduction de cout du Zappeur SD MPEG2 DTR2530
* Expertise conseil sur architecture, aspect Low-Power, réduction de cout du Zappeur SD MPEG2 DTR230 réalisé en OEM (Novabase, TT)
* Expertise conseil sur architecture et aspect Low-Power d'un ZAPPER SD (DTR240) réalisé en ODM (MTC)
* Expertise conseil apportée à la CAT NAGRA sur les problèmes d'alimentations et DDR de ses produits (SD CABLE ZAPPER - DCR2231 cpu STI5197, SD SAT ZAPPER - DSR2231 cpu STI5189, G5 Canal +, HD PVR CABLE cpu STI7105 et STI7141)
* Expertise conseil HW+SW sur mise en œuvre du PHY Ethernet 10/100 sur interface MII du STi7105/7111
* Étude comparative BOM/COST d'un Front-End à base de Tuner DVB-T de ST/NXP/Max Linear pour cpu ST
* Réduction du cout de BOM sur HD ZAPPER DVB-T (DTR5010-12)
* Collaboration aux réponses à appel d'offre (Top Up TV, Vodafone, Boxer, PHILIPS TV)
* Benchmark BOM/COST de produits concurrents
* Recherche et évaluation nouveaux composants
Formations suivies :
Linux - mise en œuvre (ORSYS/LXM 4j nov 2010)
Linux - Industriel, temps réel et embarqué (ORSYS/LXT 4j Dec 2010)
Linux - Drivers (ORSYS/LDI 4j mars 2011)
-
THOMSON Telecom (TMDF) - Satellite Premises Systems
- Ingénieur Etudes et Développements
2004 - 2008
* Conception de Back-End SD-MPEG2/4 sur processeurs STi5100 & STi7109, saisie de schéma. Suivi de placement/routage. Gestion de BOM et appros composants prototypes. Debug hardware. Caractérisation des étages audio analogique & numérique, vidéo analogique et composantes, des mémoires Flash NOR/NAND et DDR, des interfaces Ethernet 10/100, USB 2.0, smart-card EMV/NDS/NAGRA . Suivi des agréments CEM. Recette hardware pour les décodeurs numériques SYSTER+ et MEDIASAT+ (CANAL+), DMT-III (ASTRO).
* Debug hardware de la Set Top Box SD-MPEG4 DS340 développée à Indianapolis sur base STi5202 pour les opérateurs ASTRO, BHARTI, RELIANCE.
* Mise au point du prototype de PVR HD-MPEG4 triple tuners Satellite DMG (ASTRO) sur base de processeur STi7109. Interfaces SATA, HDMI.
* Développement et portage d’application de caractérisation hardware des interfaces DVB-CI, Ethernet 10/100Mbit, USB 2.0, Smart-Card EMV/ISO7816 sous STFAE environnement STi5202/7109.
* Support à l’équipe logiciel développant les drivers bas niveau des décodeurs de TV numérique pour les décodeurs à base de processeurs STi5100, STi5202, STi71xx.
* Réponses à appel d’offres. Recherche et validation des secondes sources de composants. Suivi des problèmes techniques de fabrication, gestion d’obsolescence de composants.
-
THALES IDATYS (DASSAULT AT) - Service Technique Industriel et Informatique
- Ingénieur Etudes et Développements
1995 - 2004
* Réalisation d'une carte PCI-MPEG2. Décompression + incrustation vidéo temps réel.
* Spécification d'un ASIC PCI à Bus local LR33XXX.
* Réalisation du logiciel de test d'une carte de communication PCMCIA-S0.
* Spécification et réalisation d'une carte de communication X25 : PCI-FUT.
* Réalisation de cartes PC de communication RNIS: accès de base ProSurf et accès primaire ProServer.
* Réalisation de routeurs RNIS : LCR 4T0/MIC/1T2 et VIALIS 2B/4B/8B/30M/30X.
* Réalisation d'une application de télémaintenance des boîtiers routeurs RNIS,
sous environnement Microsoft Windows 32 bits : LCRSPY / VIALIS-Monitor.
* Réalisation d'une carte ISA pour robot de test MIRABEL : SCB.
* Etude d'une carte de communication PCI-SS7.
* Portage en C d'un logiciel DSP assembleur sur le robot de mesure MALIS.
* Réalisation d'une carte passerelle V24-IP pour robot MIRABEL: Carte IP.
-
SIEMENS NIXDORF - Service Unités Centrales
- Ingénieur Etudes et Développements
1989 - 1995
* Ajout de la correction d'erreur ECC à un ASIC contrôleur.
* Réalisation d'un ASIC Datapath 30 000 portes, techno CMOS 1µ de LSI LOGIC.
ASIC d'interface entre processeur MIPS R4000, bus I/O rapide et mémoire centrale.
* Réalisation d'une carte audio à DSP sur bus ISA.
* Participation à la réalisation d'une carte mère à base de processeur MIPS R4000.
* Réalisation d'une carte mère à base de processeur MC68040-33.
* Réalisation d'une carte espion de bus à base de processeur MC68030-33
Compétences et domaines : VHDL, PLD/CPLD/PAL/FPGA, Synopsys, simulation, schéma, C/Assembleur
-
SGS-THOMSON - Centre de Conception de circuits intégrés – Rennes (35)
- Stagiaire
1988 - 1988
Stage 3 mois - Étude d'une PLL analogique 81 MHz pour extraction d'horloge des signaux D2 MAC.
-
RTIC - Le Mans (72)
- Stagiaire
1987 - 1987
Stage 4 mois - Conception d'un programme FORTRAN sur VAX/VMS pour le suivi de processus des axes de fabrication (autoradio, décodeur Canal+,w Minitel)
