logo
Menu

Juan Jose TORRES

Meudon la Forêt

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac à ParisLe résultat du brevet à Paris Le résultat du BTS à Paris

En résumé

Mon cœur de métier est la conception hardware avec une orientation vers le développement de cartes numériques, high-speed et complexes dans les domaines de la défense, l’aéronautique et du grand public

Signal/Power Integrity - Conception/Debug HW - Multi-Gigabit SERDES - DDRx
Simulation et Design PCB - Anglais courant - Interaction Multi-sites

-Conception cartes numériques avec fortes contraintes de routage (14+ couches, via-laser, classe 9)
-Lien Multi-Gigabit: SERDES FPGA, PCI-Express, Vidéos (Display Port, HDMI, 3GSDI), Fiber-Channel, USB3, Gigabit Ethernet, mémoires DDRx
-Compétences approfondies en Simulation de PCB et Intégrité du Signal (IBIS-AMI, S-parameter, Spice)
-Connaissances en qualification, mise au point et industrialisation de cartes (prototypes et séries)
-Suivie de projet, interface client et interactions avec des équipes techniques et sous-traitances dans un environnement anglophone
-Capacité à travailler en autonomie mais aussi à interagir dans un environnement projet avec fortes contraintes de coût et planning

Mes compétences :
Conception
hardware
électronique
PCB
Simulation

Entreprises

  • Mentor Graphics - HW Engineer - Emulation Division

    Meudon la Forêt 2013 - maintenant In a HW R&D team, perform electronic Hardware development consisting of board design for large digital systems used in Emulation of complex SoC designs, including:

    -Functional and electrical specification
    -Components choice and specification
    -Support to schematic capture, board layout and associated verification
    -Electrical simulation, bring-up and validation of prototypes
    -Support for test development and introduction to manufacturing

  • ADENEO - Ingénieur Conception Numérique High-Speed

    2012 - 2013 Conception et Simulation de cartes numériques complexes à base de FPGA et Processeurs pour le secteur de l'aéronautique/défense

    -Rédaction des spécifications techniques, dossier de conception et justifications du design
    -Définition des contraintes de routage (Stackup, Impédances, technologie) et suivi de routage
    -Simulation du PCB avec Hyperlynx
    -Suivi du développement et l’industrialisation
    -Participation à la qualification et vérification des performances
    -Suivie de projet, interface client et réponse aux appels d’offres

  • Pace - Digital TV Technologies - Senior DRAM Engineer

    2009 - 2012 Design et architecture mémoire DDRx des décodeurs HDTV (Set-top-box)

    -Processeurs ST Micro et Broadcom
    -Mémoires DDR2 et DDR3 jusqu'à 2133Mb/s sur PCB 4 couches
    -Simulation avec Hyperlinx et Sigrity
    -Définition des contraintes et suivie du routage
    -Analyse Signal et Power integrity
    -Rédaction de procédures de validation des mémoires
    -Qualification électrique et fonctionnelle de la mémoire
    -Gestion des obsolescences, suivie des Roadmaps (Die-shrinks, secondes sources)
    -Veille technologique des DDR, équipements et techniques de mesure
    -Interaction avec les services CEM, industrialisation et achats.

  • Sony Ericsson Mobile Communications - Ingénieur Base-Band - Consultant

    Puteaux 2008 - 2008 Développement de plateformes HW GSM

    -Processeurs ARM Texas Instruments
    -Rédaction de spécifications pour préparer la saisie du Schéma de la plateforme
    -Saisie du Schéma de la carte et suivi du Layout
    -Rédaction du guide d´utilisateur de la carte
    -Responsable de la qualification des mémoires
    -Validation de divers modules : USB, LCD, Camera, SIM, Mémoires, DCDC, Amplificateur Audio
    -Gestion de l’interface avec les équipes SW, RF, Industrialisation
    -Support aux équipes SW Drivers et OS
    -Suivie et support des équipes Produits basés en Chine et Taiwan

  • Motorola Mobile Communications - HW Base-Band Engineer - Stagiaire

    2007 - 2007 Caractérisation du Read Disturb Failure dans les mémoires Flash NAND de type MLC

    -Développement de programmes de test en langage C afin de mettre en évidence le Read Disturb
    -Evaluation de la fiabilité des mémoires pour du stockage de code
    -Validation électrique de la mémoire MLC

    Qualification de mémoires d’une plateforme à base de cœur Freescale

    -Validation et Test des mémoires SDRAM, Flash NAND SLC et SD Card
    -Optimisation de la consommation, timings et débit des mémoires
    -Support pour l’équipe SW drivers de ces différentes mémoires basé aux USA

Formations

Réseau

Annuaire des membres :