Menu

Jerome HUBERT

Cachan

En résumé

Mes compétences :
FPGA
TCL
VHDL
MATLAB
Tcl/Tk
Simulink
ModelSim
Microsoft Word
Microsoft Windows
Microsoft Visio
Microsoft PowerPoint
Microsoft Excel
Linux
Fusion
C Programming Language
Apache Subversion

Entreprises

  • Elsys Design - Concepteur FPGA

    Cachan 2012 - maintenant Projets pour le compte de la société MBDA
    -Conception FPGA Actel Fusion
    FPGA gérant la configuration d'un FPGA Virtex 5 ainsi que de son PowerPC intégré.
    Acquisition d'entrées analogiques (Température, Tension).
    Interfaçage avec mémoires Flash et EEPROM Spi.

    -Conception IPs FPGA Xilinx Virtex5
    Gestion d'accès DMA sur un bus PLBv4.6.
    Interface HDLC synchrone (en mode NRZ).
    Modélisation d'une interface PCI Express pour des besoins de vérification.
    Fonction d'amélioration et de compression d'images au format JPEG. Interfaçage avec mémoire DDR2. Développement d'un modèle de vérification Matlab.
  • Astrium - Stagiaire concepteur FPGA

    Blagnac 2012 - 2012 Stage de fin d'étude chez EADS Astrium, laboratoire numérique d'Elancourt
    Conception d'un module de déchiffrement basé sur l'algorithme AES destiné à être embarqué dans un FPGA Xilinx Spartan 3.
  • Elsys Design - Ingénieur Concepteur FPGA

    Cachan 2012 - maintenant
  • Zodiac Aerospace - Projet de fin d'étude

    Plaisir 2011 - 2012 Développement en trinôme de deux versions différentes de l'algorithme LDPC, en langage C, et comparaison des performances de ces deux versions sur Matlab.

Formations

  • Université De KTH (Stockholm)

    Stockholm 2011 - 2011 Electrical Engineer
  • Supélec

    Gif Sur Yvette 2009 - 2012 Ingénieur Supelec

    Majeure MNE (Micro et Nano Electronique)
  • Supélec

    Gif Sur Vette 2009 - 2012

Réseau