Menu

Kotb JABEUR

Grenoble

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Grenoble ainsi que le résultat des européennes dans l'Isère.

En résumé

DOMAINES DE COMPETENCES

 Technologies émergentes et architectures post-CMOS (Spintronique, DGFET, CNTFET ...)
 Logique non-volatile (mémoires, registres...) à base des nano-dispositifs résistifs (MRAM, ReRAM, PCRAM …)
 Modélisation compacte des nano-dispositifs et conceptions des circuits intégrés
 Travail transversale: participation à des projets multidisciplinaires et multi-intervenants (industriels, recherche)

Mes compétences :
Electronique analogique
Simulation numérique
Modélisation
MATLAB
Spectre
Ultrasim
VerilogA
Logic Design
CMOS
Virtuoso Software
Verilog
Python Programming
C++
C Programming Language
Conception des circuits integrés
Cadence

Entreprises

  • eVaderis - Memory design engineer

    Grenoble 2015 - 2016  Proposer des circuits innovants basés sur une technologie non volatile résistive offrant de nouvelles fonctionnalités et / ou des avantages en termes de consommation d'énergie, de vitesse, de taille et de performance par rapport à l'état de l'art
     Conception / dimensionnement, analyse et validation des circuits / éléments de bibliothèques innovantes:
    - RAM, séquentiels, orientés compilateurs - Cellules logiques spécifiques: bascules, registres et dérivés
     Synergie avec l'équipe de conception numérique: spécification des éléments de bibliothèques, et validation de leur intégration dans les flots numériques
     Synergie avec l'équipe Design Automation (DA): validation de flot interne et/ou des outils EDA commerciales, rédaction des rapports et proposition des méthodes de développement et d'analyse
     Documentation des circuits développés pour les équipes de conception physique et numérique (pins, caractéristiques, performances, diagrammes ...)

  • CEA-Grenoble (France) - Memory design engineer

    PARIS 2013 - 2014  Modélisation Spice des dispositifs spintroniques (Spin Orbit Torque 'SOT', Spin Transfer Torque 'STT')
     Conception et validation des circuits hybrides (CMOS/magnétique)
     Conception des circuits magnétiques (mémoire, cellules standard) pour réalisation d'un démonstrateur
     Synergie avec l'équipe de recherche en fabrication et physique fondamentale pour optimiser les dispositifs spintroniques
     Revues et conférences internationales (participation, examen, président ...)

  • INL (Institut Nanotechnologie de Lyon) - IC designer

    2009 - 2012  Développement des nouveaux paradigmes de conception logique basée sur les nanodispositifs à double grilles
     Architectures nano-reconfigurables, méthodologies de synthèse logique, techniques de conception de faible puissance
     Revues et conférences internationales (participation, examen, président ...)
     Enseignement académique et supervision des étudiants

Formations

  • Ecole Centrale Lyon

    Ecully 2009 - 2012 docteur en microélectronique

    thèse: Circuits logiques, architectures et méthodologies à base de nano dispositifs ambipolaires à double grille

  • Institut National Des Sciences Appliquées De Lyon SGM

    Lyon 2008 - 2009 Master en microélectronique

    Projet master: Interfaçage d'un Biocapteur avec son environnement électrique

  • ENIM École Nationale Des Ingénieurs De Monastir (Monastir)

    Monastir 2005 - 2008 Ingénieur en génie éléctrique

    projet fi d'études: Traitement d'image (détection d'expression faciale)

  • IPEIM (Monastir)

    Monastir 2003 - 2005 concours entrée aux écoles d'ingenieurs

Réseau

Annuaire des membres :