2010 - maintenant- Design et vérification des FPGAs et IPs selon le standard DO-254 DAL-A.
- Interface technique avec le client (SAGEM SDS / Zodiac Aerospace)
- Gestion de planning et de l'équipe développement.
- Rédaction des documents pour la certification.
- Contribution aux audits de certification.
- Projets:
* Design de la 2ème génération de l’IP « NIOSII_SC processor » (Encours)
* Design et vérification de l'IP "AFDX adapter".
* Vérification d'un FPGA pour KC390.
* Vérification de 2 FPGA pour Silvercrest.
* Vérification d’un FPGA générique DIVIO_IN.
* Vérification des modules génériques: controlleur SPI, module ARINC429 Emetteur/recepteur
Langage: VHDL, C/C++, TCL, macro EXCEL VBA, Assembleur.
Outils : Quartus, Qsys,TimeQuest, System Console, NIOS II EDS , Modelsim SE, Libero, LABVIEW, Reqtify, Bugzilla, CVS, MSProject.
Technologie FPGA: ACTEL(ProASIC3) et ALTERA (ARRIA10)
HCell Engineering
- Ingenieur developpement
2007 - 2009Design & vérification des IPs ciblant FPGA Altera
- NIOSII_SC
- unité à calcul flottante simple et double: addition, soustraction, multiplication, division, racine carré
- ARINC429 RX et TX
Langage: VHDL, C/C++, TCL, SystemC
Outils : Modelsim SE, Quartus, SOPC Builder, NIOS IDE
