-
ADENEO
- Ingénieur logiciel embarqué - FPGA
Ecully
2010 - maintenant
• Développement d’un logiciel embarqué sur DSP (Texas Instrument) réalisant l’asservissement temps réel d’un moteur électrique (contrôle vectoriel)
• Ecriture de pilotes Ethernet (utilisant les API Windows) pour un banc de test.
• Réalisation de FPGA dans le cadre DO-254
-
Sagem DS (Elsys-Design)
- Concepteur FPGA
2008 - 2010
Réalisation de FPGAs faisant l'acquisition, l'encodage et la mémorisation de flux vidéo.
• Réalisation du datapath d'un contrôleur mémoire DDR mobile.
• Multiplexage et arbitrage des flux faisant des accès simultanées vers les mémoires (vidéo entrante/sortante, module de traitement d'image, bus PCI Express).
• Optimisation des timings afin de garantir un débit maximal (ajustement de la fenêtre d'acquisition DDR, réduction de la latence du multipleur/arbitre). Intégration, tests sur carte.
• Intégration des solutions sur différentes gammes de produit. Sélection automatique du contrôleur suivant la cible FPGA utilisée, gestion de configuration.
-
EADS Astrium (Elsys-Design)
- Ingénieur logiciel banc de test
2005 - 2008
Conceptions de logiciels pour bancs de test automatisés.
• Développement en C de pilotes et API pour les instruments de la baie (Ethernet, GPIB, RS232). Ecriture des couches basses du logiciel de test.
• Développement en C d’applications de récupération et traitement de données binaires. Réalisation des IHM associées (tracé de courbes,…).
• Participation à la campagne d'essai de l'équipement dans ses différents cycles (vibrations, thermique, vide, CEM, rayonnements...).
-
TIMA
- Développeur systèmes embarqués
2005 - 2005
Intégration du processeur Sparc à un flot de génération automatique de systèmes MPSoC (Multi Processor System On Chip)
• Réalisation en assembleur des routines du système d'exploitation spécifiques à l'architecture Sparc (interruptions, changement de contexte, espaces mémoire et MMU, IPC…).
• Génération des librairies et intégration du modèle au flot de génération.
