Menu

Loïc MICHAUT

TOULOUSE

En résumé

Ingénieur Électronique/Instrumentation au LAAS/CNRS
Passionné de nouvelles technologies, j'aime le challenge et la compétition.
Spécialité: Circuits Intégrés et systèmes embarqués.

Mes compétences :
VHDL
Microélectronique
Libero
Electronique numérique
Travail en équipe
C++
Xilinx
ASIC
FPGA
Verilog
Pspice
MATLAB
System on Chip
Electronique

Entreprises

  • INP Toulouse - ENSEEIHT - Enseignant vacataire

    2016 - maintenant Enseignement portant sur le développement FPGA au sein de la formation électronique de l'ENSEEIHT

  • LAAS-CNRS , Toulouse - Ingénieur de Recherche

    Toulouse 2016 - maintenant Ingénieur de recherche au sein de l'équipe OSE

  • SERMA INGENIERIE - Ingénieur Electronique (FPGA)

    Guyancourt 2014 - 2016 Ingénieur Electronique FPGA
    Réalise des tâches telles que:
    - Conception prototype FPGA
    - Conception DO-254 FPGA
    - Rédaction de document de spécification
    - Tests sur carte


    FORCE FEEDBACK FOR CONTROL STICK UNIT
    Projet en 2 phases:
    - Prototypage
    + Test d'algorithmes
    + Rédaction de spécification
    + Implémentation du prototype sur cible (A3P1000)
    + Tests sur carte

    - Développement
    + Projet DO-254 DAL-A
    + Design d'architecture
    + Codage DO-254 du FPGA


    INTERFACE POWER SUPPLY MANAGER
    Mission: designer la prochaine génération d’intelligence pour l'alimentation des moteur ferroviaires
    Designer FPGA
    - Choix d'architecture
    - Codage FPGA
    - Simulations design
    - Rédaction de spécification

  • Adeneo - Stagiaire Ingénieur Electronique

    2014 - 2014 Stage de fins d'études de 6 mois.
    Travaille au sein du département FPGA d'Adeneo Toulouse
    Traitement d'image et étude de certificabilité sur SmartFusion2.
    - Etude de certificabilité des SoC vis à vis de la norme DO-254.
    - Design et implémentation d'un système de stabilisation d'image.
    - Codage en C sur microcontrôleur, VHDL sur FPGA, Matlab pour la validation des algorithmes.

  • BiBench - Etudiant ingénieur électronique

    2014 - 2014 Dynamic Burn-In pour DDR
    Objectif: Design d'une interface FPGA pour réaliser un true dynamic burn-in sur puce DDR en optimisant le taux d’occupation sur la mémoire.

    - Design d'un module de lecture/écriture sur DDR utilisant un MCB intégré dans une puce Sartan6, plus de 90% de taux d'occupation sur la mémoire à tester.
    - Etude de la possibilité de connecter plusieurs puces de RAM sur un seul MCB.
    - Design de l'architecture du module de test de RAM sur FPGA.

  • City University London - Stagiaire Ingénieur Electronique

    2013 - 2013 Stagiaire ingénieur électonique.
    Conception d'IP de traitement d'image sur FPGA
    - Design et implémentation d'un système de détection de bords sur image, fonctionne en temps réel.
    - Mise en place de la théorie pour réalisation d'algorithme de detection de ligne.

  • United Technologies - Stagiaire Ouvrier

    PUTEAUX 2012 - 2012 Poste d'opérateur dans l'unité de traitement de surface.

Formations

Réseau

Annuaire des membres :