-
DelfMEMS
- R & D Engineer (Reliability & Test)
2014 - maintenant
-
OMMIC
- Reliability Engineer
2012 - 2014
-
LAMIPS/Presto Engineering
- Post-Doctorat, ingénieur fiabilité électronique
2011 - 2012
Etude des défaillances induites par les stress de surtensions (EOS-OVS) dans des alimentations à découplage
-
GPM
- Ingénieur de recherche
2010 - 2010
Mise en place d'un banc de vieillissement RF haute Temperature (85°C) pour amplificateur de puissance en bande C à base de LDMOS et HEMT GaN.
Analyse et modélisation des défaillance et principalement d'injection de charge dans l'oxyde de grille.
-
GPM - Université de Rouen
- Post-Doctorat fiabilité électronique
2010 - 2010
caractérisations et viellisssements accélérés d’amplificateurs de puissance
bandes S et L à base de transistor LDMOS ou HEMT AlGaN/GaN. Mise en
place d’un banc de vieillissement pour des amplificateurs de puissance de 1kW. Modélisation
compacte et analytique des dégradation à partir des caractérisations électriques
DC/RF et insertion de ces modèles dans SPICE. Utilisation de la simulation
physique TCAD des transistors afin de déterminer les mécanismes de dégradations.
-
Laboratoire IMS
- Doctorant
2005 - 2009
Titre: Etude des mécanismes parasites dans les transistors à haute mobilité électronique
AlGaN/GaN par simulation physique
Description: L'objectif de cette thèse est de déterminer les phénomènes physiques qui dégradent
les caractéristiques électriques de ces composants. Cette étude s'effectue dans le cadre d'une
coopération avec III-V Lab et parallèlement dans le cadre du projet ANR CARDYNAL.
Dans un premier temps, une étude des modèles physiques à insérer dans le simulateur
a été effectuée. En effet, il est nécessaire de déterminer les modèles physiques qui décrivent de
façon précise le fonctionnement du transistor tout en étant compatible avec les possibilités du
logiciel de simulation physique Sentaurus.
Dans un deuxième temps, les modèles sélectionnés ont été confrontés et ajustés à des
caractérisations électriques des transistors provenant du programme ANR CARDYNAL. Ainsi une
méthodologie a été développée afin d'ajuster au mieux les modèles utilisés.
Dans un troisième temps, une étude sur les origines du courant de grille est effectuée. Celui-ci est à l'origine de la baisse des performances des transistor de type FET (augmentation de la consommation, du bruit en haute-fréquence)
