Menu

Marie-Claire GASTEL

Puteaux

En résumé

Mes compétences :
ASIC
FPGA

Entreprises

  • TRW Automotive - Lead System Engineer

    Puteaux 2014 - maintenant Düsseldorf - Allemagne
  • Johnson Controls - Coordinatrice Hardware

    Colombes 2008 - 2014 Cergy Pontoise - 95
    Gestion de la partie électronique sur différents projets pour des constructeurs automobiles (afficheurs monochromes pour General Motors, combiné d'instruments pour Volkswagen)
    - responsable de la conception électronique
    - interface avec les fournisseurs, les métiers software et mécanique, l'usine
    - travail dans un environnement international
  • AKKA Technologies (France) - Ingénieur de développement ASIC/FPGA

    2004 - 2008 Avril 2007 - Juin 2008 - JOHNSON CONTROLS, Cergy Pontoise (95)
    Thème : afficheurs monochromes et couleur pour GM (Opel)
    * Conception d'architecture et développement d'un CPLD (EPM570, Altera) pour le traitement vidéo et gestion du rétroéclairage de l'afficheur couleur.
    Environnement : Quartus
    * Coordinatrice électronique :
    - management d'une équipe de 4 développeurs hardware
    - interface avec le client, les métiers software et mécanique, l'usine dans un environnement international


    Sept. 2005 – Mars 2007 - THALES, Colombes (92)
    Thème : FPGA pour un Radioaltimètre numérique destiné à l’A380
    * Développement FPGA (Stratix, Altera) pour intégrer les évolutions et améliorations des fonctions existantes.
    * Mise aux normes du code et de la documentation technique pour répondre aux exigences de Airbus (norme DO 254).
    * Tests de non régression sur bancs d’essai
    * Responsable des documentations Système.
    * Spécification et validation des paramètres de traitement du signal (Matlab)
    Environnement : Modelsim, Ncsim, Unix

    Mars 2004 - Août 2005 - SCM Microsystems, La Ciotat (13)
    Thème : ASIC d’un module de contrôle d’accès pour la télévision numérique
    *Spécification de l’architecture d’un sous-système comprenant : microprocesseur ARM9TDMI - "bridge Ahb to Apb" - décodeur d’adresses et contrôleur de mémoires – RAM - ROM. Développement du bridge, intégration avec les autres blocs.
    *Développement des différents modes d’utilisation des pads.
    *Responsable de l’intégration globale pour respecter les contraintes données par SOCTechnology.
    *Tests d’intégration : testbench, programmation du microprocesseur (assembleur, C), automatisation des tests
    *Tests post-synthèse
    Environnement : Modelsim, Ncsim, Unix
  • Siemens (Allemagne) - Ingénieur de développement ASIC/FPGA

    Saint-Denis 1998 - 2004 Mai 2001 - Mars 2004 :
    Thème : Software Radio (partie HF des relais pour UMTS)
    *Transposition du script de synthèse : de Ambit (Cadence) à DC Compiler (Synopsys)
    Thème : NodeB Cost Reduction (relais pour UMTS)
    *Développement ASIC/FPGA de fonctions du traitement du signal pour la station de base UMTS : « hadamard transformator », rotateurs, accumulateurs
    *Développement de la partie uplink pour FPGA avec Synplify Pro
    *Vérification fonctionnelle du code avec CVE
    Environnement Modelsim, CVE, SynplifyPro, Linux

    Mars 1999 – Avril 2001 :
    Thème : Internet par courant porteur (Powerline Communication)
    *Test du prototype existant (adaptation du programme C d’un DSP TMS320C6x)
    * Evaluation de la complexité du concept en vue d’une implémentation en FPGA ou ASIC
    * Analyse et simulation de filtres numériques grâce à Matlab et Cossap.
    * Développement pour FPGA : filtres d’interpolation et de décimation, mixer, buffers se partageant l’accès au bloc IFFT/FFT, contrôle de gain (AGC).
    Programmation DSP TMS320C6x
    Environnement Modelsim, Quartus, Unix

    Fév. 1998 - Déc. 1998 :
    Stage de fin d'étude et son application
    R&D microéléctronique analogique
    Etude sur l'amélioration de la CEM dans les circuits intégrés
    Environnement Matlab, PSpice, Unix

Formations

Pas de formation renseignée

Réseau

Annuaire des membres :