Menu

Matthieu NONGAILLARD

SAINT DENIS

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Grenoble ainsi que le résultat des européennes dans l'Isère.

En résumé

Diplômé en Ingénieure en Microélectronique, j'ai acquis une solide expérience en Intégration de composant pendant ma thèse chez NXP Semiconducteurs (design et intégration) et plus récemment au CEA, sur des composants de puissance (caractérisation et analyse). J'ai également de bonnes connaissances en design mémoire (3 ans), développées dans l'Alliance à Crolles (ST-NXP-Freescale) et chez Intel.




Mes compétences :
Simulation Hspice
Microélectronique
Intégration
Développement informatique
Nouvelles technologies
Outil Cadence / Virtuoso

Entreprises

  • EXAGAN - Ingénieur R&D - Caractérisation et Composant

    SAINT DENIS 2015 - maintenant Au sein d'EXAGAN, j'ai la charge du :
    - Développement de transistor de puissance GaN sur Silicium (Intégration, Design, prototypage complet)
    - Caractérisation électrique des composants
    - Caractérisation électrique du matériaux (épitaxie GaN sur Si)

    Je gère également les interface de caractérisation et d'assemblage avec le CEA (dans le cadre des prototype)

  • MAYA Technologies - Ingénieur R&D

    Seyssins 2010 - maintenant ----- CEA – LETI/DCOS/LCTE (1,5 an) - Grenoble

    Caractérisation et développement de composant de puissance sur une technologie GaN
    - Dispositifs HEMT / Diode / Bidir (90A / 600V à 1200V)
    - Caractérisation d'epitaxie
    - Étude des phénomènes de Current Collapse
    Équipement: Banc de test Cascade ou Signatone - Générateur Keithley et Aglient

    Mise en place du flow de traitement et d'extraction des résultats (Scilab)


    ----- Intel Mobile Communication – Équipe innovation mémoire (1,5 an) - Sophia Antipolis

    Développement et caractérisation de compilateur mémoire:
    - Technologies CMOS 28nm, 20nm et 14nm (Process et architecture orienté "Low power")
    - Développement d'une mémoire TPRF en 28nm
    - Développement d'une mémoire "High-speed" (> 1GHz)(28nm)
    - Développement d'une mémoire SP en 20 nm
    - Développement d'une mémoire SP-HDC en 14 nm
    - Analyse de données silicium

    Développement d'une architecture mémoire "Dual-Rail" en 20nm (design de level-shifter / latch / IO / système de synchronisation des signaux internes / ...) pour une mémoire SP-SRAM

    ----- e2v – Équipe HPI (High performances imaging) – Projet spatiaux (1.5 an)

    Suivi du projet LBO (Wafer banking) pour le spatial et des niveaux de qualité requis
    Ingénieur qualité pour les projets d'imagerie spatiale (capteur CCD)
    - Analyse de défaillance et inspection visuelle (MEB/FIB)
    - Suivi de LAT (Lot Acceptance Test) - Norme ESA
    - Documentation client

    Étude de l'effet de l'irradiation (Co60/Proton) de capteurs CCD sur les performances
    - Principalement sur l'augmentation des courants d'obscurité
    - Création d'une base de donnée

  • NXP Semiconductor / IPDiA - Ingénieur R&D

    2007 - 2010 Développement de règle DFM (Design for Manufacturing) pour améliorer la fiabilité thermomécanique des composants intégrés passifs PICS
    - Étude des composants passifs intégrés: Inductance, résistance et capacité (3D ou MIM)
    - Evaluation des règles de design par des analyses de défaillance (véhicule de test)
    - Suivi d'essai TMCL (Thermal cycling > 2000 cycles)
    - Analyses de défaillance (RX, MEB, FIB, Obirch)
    - Étude statistique des faiblesses des différents circuits
    - Développement de motifs de réduction de stress adaptés à la technologie PICS

    Développement de nouvelles structures pour les capacités 3D (améliorant la résistance aux contraintes)
    - Étude théorique de différentes structures capacitive (basé sur les fractal)
    - Évaluation des difficultés techniques de réalisation: gravure profonde (Bosch process), précision de la lithographie, dépôts, résistance aux stress ...
    - Réalisation et caractérisation électrique sur wafer: densité d'intégration, tension de claquage, fuite ...
    - Intégration des nouvelles structure dans les librairies (skill)

    Ce travail s'accompagne par la rédaction de mon manuscrit de thèse qui synthétise le travaille effectué et sa vulgarisation par une présentation oral.

  • NXP Semiconductors - Designer Mémoire

    Colombelles 2006 - 2007 Crolles 2 Alliance - Équipe Advanced Design memory
    - Étude des différentes options technologique (Bulk/SOI/SON/FDSOI/FinFet/...) pour les mémoire CMOS 32nm

Formations

Réseau

Annuaire des membres :