Menu

Maxime TURCIUS

Guyancourt

Electionsmunicipales 2026

RETROUVEZ GRATUITEMENTRésultat municipales à Lyon
Résultat municipales dans le Rhône

En résumé

Mes compétences :
FPGA
VHDL
Python
C/C++

Le résumé de ce profil est encore très bref.

Vous pouvez aider Maxime à mieux valoriser son parcours en lui suggérant d'ajouter quelques détails supplémentaires.



Vous pouvez lui suggérer d'en écrire plus en lui envoyant un message. Pour cela ajoutez d'abord Maxime à vos contacts.

Entreprises

  • Serma Ingenierie - Ingénieur FPGA

    Guyancourt 2017 - 2019 Ingénieur Validation FPGA sur un projet pour ALSTOM

  • IN-CORE Systèmes - Ingénieur Etudes, Développement

    2017 - 2017 Portage de tests sous environnement Linux
    C sous linux

  • ALSTOM Transport - Ingénieur Validation produit

    2014 - 2016 En mission chez Alstom Transport pour le compte d'Elsys Design.

    Validation des évolutions logicielles de la radio de la SNCF :
    - Validation :
    Rédaction des plans de test d’une évolution logicielle
    Validation des corrections de bugs logiciels.
    Gestion des bugs logiciels avec les développeurs software
    Rédaction des rapports de validation
    - Outils de Test :
    Mise à jour de l’outil de reprogrammation du software
    Manipulation des tiroirs matériels et cartes embarquées.

  • Hill-Rom - Ingénieur Systèmes embarqués

    PLUVIGNER 2014 - 2014 En mission chez Hill Rom pour le compte d'Elsys Design.

    Etude système, Conception et développement d’un système de surveilllance de position de patient :
    - Etude système :
    Etude d’architecture du système (nombre, type et placement des capteurs, chaine d’acquisition, algorithme de traitement des données)
    - Conception et développement :
    Design de cartes prototypes : composants, soudage.
    Utilisation de la carte d’évaluation Tiva C Series TM4C123G
    Définition de l’algorithme sur une cible TM4C123GH6PM
    Codage des drivers des ADC et des outils de test.
    - Tests :
    Acquisition et traitement de données du système de détection.
    Validation des différentes solutions.
    Test Algorithme en condition réelle.

  • ALSTOM Transport - Ingénieur FPGA

    2012 - 2013 En mission chez Alstom Transport pour le compte d'Elsys Design.

    Développement d’une fonction monitoring et sécurité sur FPGA : détection de défauts de fonctionnement et activation des sécurités en conséquence :

    - Conception et Développement de l’ensemble de la partie FPGA de la carte :
    * Gestion du projet coté FPGA :
    Rédaction des documents de spécification
    Rédaction des documents de conception
    Coordination avec les autres ressources du projet
    * Développement de l’ensemble du code VHDL :
    Interface SPI avec EEPROM
    Interface SPI avec CAN et CNA
    Interface UART
    Développement de modules VHDL de fonction diverses : Détection des différents défauts, commande des organes de sécurités de la carte

    - Intégration du code sur cible XILINX Spartan6 et ALTERA Cyclone4 :
    Intégration du code sur les FPGA XILINX et ALTERA
    Support de test des FPGAs sur cible
    Développement d’une interface de débogage en PYTHON complémentaire de l’interface UART des FPGAs

  • Thales Communications - Ingénieur FPGA

    Colombes 2012 - 2012 En mission chez Thales Communication & Security pour le compte d'Elsys Design.

    Développement et Intégration de module VHDL sur FPGA dans le cadre de la réalisation d’une carte de réception-émission radio :
    - Développement module VHDL servant d’interface entre l’application et les ressources de la carte :
    Développement d’un module VHDL d’interface avec deux SDRAMs DDR3
    Développement d’un module VHDL de communication Haut-débit de type AURORA (lien GTX)
    Développement de modules VHDL de fonction diverses
    - Intégration des modules sur cible XILINX Kintex-7 :
    Intégration de l’IP MIG sur cible avec programme de test
    Intégration de l’IP AURORA sur cible avec programme de test
    Support d’intégration des IP avec le reste des modules.

  • Elsys Design - Ingénieur Hardware FPGA

    Cachan 2012 - 2016 Ingénieur Consultant en électronique, systèmes embarqués, FPGA

  • Illinois Institute of Technology - PFE en Laboratoire

    2011 - 2011 Projet de fin d'étude:
    "Eye & Pupil detection, look tracking."
    Domaine Technique: Langage C, librairie opencv

  • Laboratoire IMS Bordeaux - Stagiaire

    2010 - 2010 Stage technique:
    "Algorithme d'équilibrage des éléments lithium d'un pack batterie"
    Domaine technique: Langage C, Labview

Formations

Réseau

Annuaire des membres :