Menu

Nicolas PONS

Guyancourt

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Toulouse ainsi que le résultat des européennes en Haute-Garonne.

En résumé

Ingénieur FPGA depuis l'année 2005, je suis spécialisé dans le design de FPGA (XILINX, ACTEL, ALTERA), dans la Vérification / Validation de FPGA (MODELSIM) et dans le développement de carte électronique numérique.

Mes compétences :
Altera
Electronique
Electronique numérique
FPGA
ModelSim
VHDL
Xilinx

Entreprises

  • SERMA INGENIERIE - Ingénieur Conception/Validation FPGA

    Guyancourt 2015 - maintenant Ingénieur Conception/Validation FPGA - Pour le compte de Thales Alénia Space Toulouse (Durée 24 mois)

    Conception et validation de FPGA/ASIC au sein du département LPE (Ligne Produit Électronique) de Thales Alenia Space (TAS) dans le cadre d'une prestation de service pour le compte de SERMA. Je suis en charge du développement et de la validation de FPGA pour des équipements électroniques embarqués sur des satellites de télécommunication et d'observation.

  • Alyotech - Ingénieur certification de composants programmables auprès de autorités de certification (FAA)

    Antony Cedex. 2013 - 2014 Ingénieur certification de composants programmables auprès de autorités de certification (FAA) - Pour le compte de Liebherr Aerospace Toulouse (durée 18 mois)

    Certification de composants programmables (DAL A et B) auprès de autorités de certification (FAA) dans le respect de la norme DO-254.
    Rédaction des spécifications et des documents de vérification (mise en place des stratégies de tests, rédaction de tests, déroulement des tests, rédaction de résultats).

  • Alyotech - Ingénieur Conception/Validation FPGA

    Antony Cedex. 2012 - 2013 Ingénieur Conception/Validation FPGA - Pour le compte de Thales systemes aeroportées Brest (durée 6 mois)

    Portage d’un CPLD obsolète et non fonctionnel sur une nouvelle cible (CPLD ALTERA).
    Maintien en condition opérationnelle des cartes intégrant la nouvelle cible.
    Debug des cartes obsolètes.

  • Alyotech - Ingénieur Electronique FPGA

    Antony Cedex. 2012 - 2013 Ingénieur Electronique FPGA - Pour le compte de Thales systemes aeroportées Brest (durée 6 mois)

    Portage d’un CPLD obsolète et non fonctionnel sur une nouvelle cible (CPLD ALTERA).
    Maintien en condition opérationnelle des cartes intégrant la nouvelle cible.
    Debug des cartes obsolètes.

  • Alyotech - Ingénieur Electronique FPGA et Electronique numerique

    Antony Cedex. 2010 - 2012 Ingénieur Electronique FPGA et Electronique numérique - Pour le compte de Thales Alénia Space Toulouse (Durée 20 mois)


    Écriture de spécification technique de besoin de 2 FPGA ACTEL.
    Définition d'exigence et de l'architecture FPGA.

    Mise en place de procédure de test sur des cartes électronique numérique embarquant plusieurs composants complexes (FPGA, ASIC).
    Déroulement de ces procédures de test et validation de l’équipement.

  • Alyotech - Ingénieur Electronique numérique et Conception/Validation FPGA

    Antony Cedex. 2010 - 2012 Ingénieur Electronique numérique et Conception/Validation FPGA - Pour le compte du consortium CNES/THALES/ASTRIUM Toulouse (Durée 14 mois)

    Portage d’un CPLD obsolète et non fonctionnel sur une nouvelle cible (CPLD ALTERA).
    Maintien en condition opérationnelle des cartes intégrant la nouvelle cible.
    Debug des cartes obsolètes.

  • Alyotech - Ingénieur Electronique FPGA et Electronique numerique

    Antony Cedex. 2008 - 2010 Ingénieur Electronique FPGA et Electronique numerique - Pour le compte de AIRBUS (EYYLDS) Toulouse (durée 36 mois)

    Réalisation de plusieurs missions dans le domaine du développement et de la vérification de FPGA/ASIC (Actel/Xilinx). Les différentes taches réalisées vérifient:

    -> Responsable de projet, Suivi d'une equipe projet de 2 personne afin de réaliser le développement la validation et le test sur carte de FPGA

    -> Intégration dune IP1553 et conception du code HDL FPGA MAC. Spécifications et développement de l’ensemble de l’architecture en VHDL. Spécifications et développement du testbench, réalisation des tests unitaire et intégration sur carte.

    -> Réalisation de la validation et vérification du FPGA HURRICANE. Spécification et développement du testbench. Réalisation des tests unitaires, automatisation des tests de non-régression.

    -> Portage et regroupement de 2 FPGA A1225XL et d’un COTS contrôleur RS232 (85C30). Intégration des 3 codes VHDL pour une carte CPU implantant un FPGA ACTEL.Réalisation du VHDL permettant la connexion et la synchronisation des 3 blocs, de testbench, des tests, des simulations et des essais sur cartes.

  • Alyotech - Ingénieur Conception/Validation FPGA

    Antony Cedex. 2008 - 2008 Ingénieur Conception/Validation FPGA - Pour le compte de Rockwell Collins France - Toulouse (Durée 3 mois)

    Portage d’un ASIC UART ARINC 429 sur une solution FPGA.

  • Alyotech - Ingénieur Conception/Validation FPGA

    Antony Cedex. 2007 - 2008 Conception et réalisation d’un code VHDL pour une carte PCI implantant un FPGA Virtex2 Pro permettant l'acquisition, la dé-commutation et le traitement de ligne image de type (GLINK et TMHD).

    Conception et réalisation d’un code VHDL pour un boîtier d’adaptation implantant un FPGA Virtex2 Pro permettant l'acquisition, la commande de l’instrument et la mise en place des protocoles de communication entre les différentes interfaces.

  • Alyotech - Ingénieur Electronique numérique et Conception/Validation FPGA

    Antony Cedex. 2006 - 2007 Ingénieur Electronique numérique et Conception/Validation FPGA - Pour le compte du consortium CNES/THALES/ASTRIUM Toulouse (Durée 14 mois)

    Etude et réalisation d’une carte au format PCI et au format PMC intégrant 2 FPGA sous ORCAD Capture permettant le décodage de trame (OSLink, TM/TC, I2C) et la bufferisation des données sur un plan mémoire.

    Conception et Validation du code vhdl de ces 2 FPGAs (XILINX SPARTAN 3) et CPLD (XC95288XL).

  • THARSYS - Ingenieur Electronique

    2005 - 2006 THALES COMMUNICATION - Projet de vérification fonctionnelle
    Ingénieur Electronique FPGA, (durée 12 mois)
    Vérification des spécificités fonctionnelles d’un FPGA implémenté par Thalès communications sur UN design A380.

Formations

Réseau

Annuaire des membres :