Menu

Pierre BAL

LAUSANNE

En résumé

Mes compétences :
Microélectronique
ModelSim
FPGA
VHDL
Systèmes embarqués
Architecture Hardware
Labview
Altium Designer
Cadence RTL Compiler
Cadence Encounter
Cadence Virtuoso

Entreprises

  • CSEM S.A. - Projet de fin d'étude

    2014 - 2014 Design d'une mémoire SRAM en mode sub-threshold :
    - Etude de l'état de l'art en matière de mémoires SRAM en mode sub-threshold.
    - Mise en place d'une méthodologie pour déterminer l'architecture
    - Réalisation du layout
    - Évaluation des performances post-layout.
  • AuviTran - Stagiaire assistant ingénieur

    2013 - 2013 Interface SRAM asynchrone émulée entre un FPGA et un processeur ARM pour échanges audio haute vitesse :
    - Codage de l'interface en VHDL avec le logiciel ISE développé par Xilinx.
    - Implémentation du protocole SRAM dans le processeur en langage C avec le logiciel LPCXpresso.
    - Tests de performance et optimisations.
  • Rolex - Stagiaire Technicien

    PARIS 2011 - 2011 Évaluation de la précision des mesures tribométriques :
    - Création d’une bibliographie.
    - Détermination d’un protocole de test et d’analyse.
    - Planification d’une campagne de mesures.

Formations

  • Ecole Polytechnique Fédérale De Lausanne (EPFL) (Lausanne)

    Lausanne 2013 - 2014 Spécialisation : microélectronique
  • Institut National Polytechnique

    Grenoble 2011 - 2014 Diplôme d'ingénieur

    Microélectronique
    Spécialisation System on Chip
  • IUT Mesures Physiques

    Annecy 2009 - 2011 DUT Mesures Physiques

Réseau

Annuaire des membres :