Menu

Rémi PALLAS

PLOUZANE

En résumé

Diplômé en 2010 ingénieur en électronique numérique et informatique industrielle de l'ENSSAT, j'ai travaillé trois ans au sein de l'INRIA sur le développement FPGA d'une chaîne de communication numérique destinée à la fibre optique plastique et de verre. Cette chaîne utilise l'Orthogonal Frequency Division Multiplexing qui est aussi utilisée dans les standards de téléphonie mobile 4G (LTE.).

J'ai travaillé au sein du laboratoire LEAD de Dijon sur la conception d'un testeur à base de FPGA pour un réseau de neurones artificiels destiné à la reconnaissance de formes sur image.

Je prolonge ces travaux sur les réseaux de neurones au sein du Département électronique de Télécom Bretagne-Campus de Brest.
En microélectronique je réalise une intégration d'algorithmes sur silicium ; technologie : CMOS28FDSOI ; logiciels : Genus , Innovus

Mes compétences :
ASIC
FPGA
VHDL
Python
Matlab
communications numériques (OFDM)
Python Programming
Communications
C Programming Language
Xilinx
Octave
LabVIEW
Oscilloscopes
ModelSim
Verilog
MOT Testing
LAN/WAN > LAN
Data Centre
DSP
Global Positioning System
Cadence Software
OFDM
OrCAD

Entreprises

  • Télécom Bretagne Campus de Brest - Ingénieur de recherche

    2016 - maintenant R&D électronique, réseaux de neurones

  • IMTAtlantique - Ingénieur de recherche Télécom Bretagne

    2016 - maintenant : Conception ASIC tracker GPS durci rôle : intégration algorithmes sur silicium ; technologie : CMOS28FDSOI ; logiciels : Genus
    Innovus ; déplacement projet : séjour à Kaiserslautern TU / Department of Electrical and Computer Engineering pour approfondissement script Cadence.
    Réalisation prototype sur FPGA d'un réseau de neurones à cliques

  • Cnrs - Ingénieur de recherche CNRS

    Paris 2014 - 2016 Ingénieur de recherche CNRS ANR NEMESIS Université de Bourgogne P ôle AAFE Dijon : Test et validation concept (ASIC) réseau de neurones sur puces. Réalisation algorithme traitment image satellite neuro-inspiré. rôle : conception algorithme et développement FPGA ; technologie : Xilinx virtex 7; logiciels :
    Xilinx Vivado

  • INRIA - Ingénieur de recherche dans

    Le Chesnay 2010 - 2014 Développement FPGA+prototypage FPGA (contexte télécommunications)
    -Projet 100gflex: réalisation modem pour la fibre de verre
    -Projet POF: réalisation d'un modem pour la fibre plastique
    -Chargé de Cours ENSSAT (2011_2012): microcontrôleur ARM, architecture microprocesseurs

  • Thales SA Centre compétence calculateurs Pessac (33) - Stagaire ingénieur

    2010 - 2010 Etude architecture processeur Mobile Intel Arrandale et caractérisation des performances du processeur (Développement C, comparaison autres processeurs)

  • CAIRN, INRIA/IRISA - Stagiaire

    2009 - 2010 Participation à la conception d’un ASIC (OCHRE) permettant la génération de séquence binaires pseudo aléatoires

    Implémentation d'un algorithme de Cryptographie en ciblant une technologie ASIC ou FPGA.

  • CEA Cesta - Stagiaire technicien

    2007 - 2007 Conception sous Labview d'une interface de contrôle des servitudes du laser ALIZE (Mégajoule CEA Barp 33)

Formations

  • ENSSAT

    Lannion 2007 - 2010 INGENIEUR

    Diplôme Etat ingénieur et Master 2
    Electronique, informatique industrielle, systèmes embarqués

  • Lannion ENSSAT(Mines-Pont, Télécom Int).

    Lannion 2007 - 2010 D.E. Ingénieur en électronique et informatique industrielle

    Cycle Ingénieur en électronique et informatique industrielle option systèmes embarqués
    Lannion ENSSAT(mines-pont, télécom int).

  • Université Rennes 1

    Lannion 2007 - 2010 EII

  • IUT Bordeaux 1

    Talence 2005 - 2007 DUT GEII

    stage Laser Mégajoule, Le Barp (33)

  • Lycée Vieljeux

    La Rochelle 2004 - 2005 Math sup TSI, Lycée Vieljeux, (La Rochelle) avec obtention du passage en Math spé

  • Lycée A. KASTLER De Talence

    Talence 2001 - 2004 Bac STI génie électronique

    (mention B)

Réseau

Annuaire des membres :