Menu

Said OUSFIA

GRENOBLE

En résumé

• Une expérience professionnelle confirmée alliant double compétence : Conception + Vérification numérique
• Un savoir-faire : la vérification fonctionnelle à base d’assertions, Conception SoC, Plateforme téléphonie mobile 3G(UMTS)/4G(LTE)
• Capacité à travailler avec des interlocuteurs variés : Architecture, Design, DFT...


ATOUTS:

Logiciels : Cadence (Virtuoso Analog Artist, Ncsim), MENTOR (Modelsim, Power Aware), Pspice et Matlab
Langages : C/C++, VHDL/ Verilog, PSL, Tcl/Tk, Perl et Assembleur 8/32bits
Environnement : Windows, Unix/Linux et ClearCase

Mes compétences :
Conception
Electronique
Ericsson
Informatique
Microélectronique
Mobile

Entreprises

  • PSI Electronics - Ingénieur Vérification IP

    2009 - maintenant - Vérification fonctionnelle d’un module (PRCM : Power Reset and Clock Management)
    - Mise en place d’un plan de vérification, création et développement d’un environnement de test dans le but d’obtenir une figure de couverture fonctionnelle satisfaisante.
  • ST-ERICSSON - Ingénieur Vérification

    2006 - 2008 - Implémentation des aspects Low Power dans une plateforme mobile 3G/4G en collaboration avec EMP (Ericsson Mobile Platform).
    - Vérification fonctionnelle des aspects « Low Power » à l’aide d’assertions en langage PSL sous deux environnements de simulation IUS de CADENCE et Questasim de MENTOR.
    - Mise en place d’un script en Perl de génération automatique de VIP (Verification IP) comportant les différentes assertions à vérifier.
    - Analyse des résultats des tests de non-régression en fonction des scénarios de test codés en langage C. Les scénarios sont exécrés par les CPUs et permettent de vérifier les contraintes Low Power du SoC.
  • STMicroelectronics - Ingénieur Design

    2005 - 2005 - Stage de vérification de l’implémentation d’un microprocesseur 32-bits d’une plateforme SmartCard.
    - Définition de la méthodologie de vérification.
    - Vérification de la complète fonctionnalité du bloc : construction et codage du plan de vérification en langage PSL.
    - Optimisation des performances du processeur en fonction des résultats obtenus.

Formations

Réseau

Annuaire des membres :