-
Astellia
- Responsable Validation
Vern sur Seiche
2013 - maintenant
- Mise en place de l'activité (process, méthode, ingénierie des exigences) ;
- Mise en place des bancs interne TPS, SUPPORT, DEMO (EPC, UMTS ... sous VSphere) ;
- Mise en place de la génération automatique des documents TP, ATP, VABF basé sur testlink (python, Word) ;
- Mise en place des tests automatique des CPT des solutions (Python, Sybase) ;
- Planification des phases de test des solutions de différente équipe ;
- Définition et exécution de plan de test ;
- Amélioration de la couverture de test des solutions (retour terrain, analyse, revue..) ;
- Suivit de l'avancement et de la qualité des solutions (Couverture, Qualité, RAPF, bug ..) ;
- Automatisation de rapport (Testlink, Mantis, BugZilla, Excel, Word, Python, Vba) ;
-
Astellia
- Intégrateur
Vern sur Seiche
2007 - 2013
- Mise en place de l'activité Intégration Solution (process, méthode, outil ...) ;
- Conception et mise en oeuvre des plans de tests pour les solutions d'Astellia (GPRS, GSM, UMTS, ABIS, NOVA ...) ;
- Création et suivit des Bugs, Passage à l'indus ... ;
- Développement d'un outil de test automatique (CITA) écrit en Python (inclus une interface avec TestLink)
- Développement d'un outil de mesure de performance automatique écrit en PowerShell (mesure, creation de rapport automatique ...)
-
Alcatel Lucent
- Intégrateur
Paris
2005 - 2007
- Spécification et développement de tests de la MediaGateway 7570 (Synchro, DS0 Gromming, Tones, Annonce, Défense, LIU Management, 2G/3G, 2G/IP, 2G/2G, script H248 ...).
- Intégration et debug de la MediaGateway 7570. ;
- Gestion des ressources matérielles pour la réalisation des tests ;
- Automatisation des tests de la MediaGateway 7570. ;
-
Alcatel Lucent
- Firmware Designer
Paris
2001 - 2005
- 7570 MG : Développement de l'application Commune FW de toutes les cartes constituant le produit (IPGE, ATMX, TDMX, VPP). Base VxWorks. ;
- QAP (carte 4port OC3 pour le 7670 MG) : Responsabilité et développement de l'application test. Spécification et codage du traffic management (ATM).
- Encadrement d'un stagiaire (Co-Simulation avec Seamless)
- AMR TDS3 : Développement du Boot et de la Target. Test et debug de ces derniers. Test de la carte dans son environnement. Support de l'équipe HW et de la production ;
- AMR OC3 optique/électrique : Développement du Boot et de la Target. Test et debug de ces derniers (PowerTap ...). Test de la carte dans son environnement. Support de l'équipe HW et de la production ;
-
Newbridge
- Hardware Designer
1997 - 2001
- OC3 4 ports : Réalisation de la HS (Hardware Spécification), réalisation et test d'un CPLD, participation aux développements de l'Application Test. ;
- DS3 8port : Réalisation de la HS, réalisation et test d'un CPLD participation aux développements de l'Application Test. ;
- T1E1 Adapter card avec APS, cable, panel, MAU: Réalisation HS, schematic, test, debug des prototypes et support de la production, test avec les différentes équipes (PI, Soft ...)
- T1E1 16 ports : Participation au HS, réalisation de la schematic, suivit de la CAO, réalisation et test d'un CPLD, réalisation et test d'un FPGA, simulation numérique carte (debug de FPGAs ...), debug des prototypes (voyage au Canada pour le démarrage des prototypes), test de la carte avec les différentes équipes (PI, Manufacturing, Firmware, Software, mechanical ...), suivit et support de production. Cette carte a été portée sur deux châssis différents.
-PSI FR : Participation au HS, réalisation de la schématique, réalisation et test d'un CPLD, suivit de CAO, simulation numérique carte, Développement de tests MDL (assembleur), debug des prototypes (voyage au Canada pour le démarrage des prototypes), suivit et support de la production. Cette carte a été portée sur trois châssis différents.
