Menu

Arnaud SALAÜN

GUIPAVAS

En résumé

Triple compétence en étude et développement matériel, firmware et logiciel embarqué pour le traitement numérique du signal et de données

Mes compétences :
FPGA
MATLAB
Veille technologique
VHDL
C
Modélisation numérique
Traitement du Signal
Electronique

Entreprises

  • Sercel - BU Acoustique sous-marine - Brest - Ingénieur Electronique Embarquée Confirmé

    2013 - maintenant ==> Equipement embarqué de programmation et de tests de transpondeurs acoustiques
    - Rédaction des spécifications et développement logiciel (C) embarqué sur SOC OMAP (ARM/DSP)
    - Test unitaires, d'intégration, participation à la validation matérielle et logicielle.

    ==> Système embarqué d'acquisition de données et de traitement numérique du signal
    - Elaboration de l’architecture, rédaction des spécifications, gestion de projet.
    - Développement matériel analogique et numérique (alimentation, ADC, DAC, FPGA, µC cœur ARM, Ethernet).
    - Programmation logicielle (Bsp, C, Matlab) et firmware FPGA Actel.

    ==> Etude et évaluation d'une horloge haute stabilité faible consommation (Accuracy, Ageing, Retrace....)

  • Sercel - Ingénieur Développement Numérique Firmware

    Carquefou 2004 - 2012 ==> En charge du bloc de propriété intellectuelle de synchronisation de concentrateur via protocole PTP/IEEE1588 sur lien Ethernet.
    - Participation à l’élaboration de l’architecture et modélisation Matlab.
    - Etude du protocole PTP et de la norme IEEE1588.
    - Test de la fonction de timestamp sur cible Xilinx Spartan 6

    ==> Participation à l’élaboration de l’architecture, au prototypage sur Soc FPGA Actel et la réalisation d’un Soc ASIC de traitement numérique du signal et de données.
    - En charge de la fonction de récupération d’horloge et d’asservissement du seuil d’acquisition.
    - Spécification, codage, simulation, test et validation sur cible (FPGA et ASIC) d’une ligne à retard numérique, mise en œuvre de filtres numériques.
    - Participation à la validation de l’ASIC MPW et SDT (Modelsim PE)

    ==> Réalisation d’une chaîne d’acquisition, de démodulation et de filtrage numérique autour d’un SoC
    - Codage firmware, simulation, tests sur FPGA Xilinx (Famille Virtex)
    - Encadrement de prestataires de services

  • Sercel - Ingénieur Etude Stagiaire : Electronique Numérique

    Carquefou 2004 - 2004 - Etude des architectures DSP et FPGA pour la démodulation I/Q
    - Bibliographie, modélisation et simulation d'un bloc de propriété intellectuelle (CORDIC) sur FPGA

  • ENSTA Bretagne à BREST (ex ENSIETA) - Stagiaire

    2003 - 2003 Codage, simulation et validation de firmware FPGA ALTERA, carte NIOS de la commande d'un bras robotisé.

  • Alcatel Lucent - Technicien Stagiaire

    Paris 1998 - 1998 Étude du réseau téléphonique et participation aux phases de simulation d’ASIC en VHDL de la fonction de conversion MIC vers ATM.

Formations

Réseau

Annuaire des membres :