Mes compétences :
VHDL
Perl
ASIC
FPGA
TCL
C
Traitement du Signal
DSP
Microcontroleur
Entreprises
EASii IC
- Ingénieur de recherche et de développement en microélectronique
Grenoble2016 - maintenant
OPEN
- Ingénieur d'étude
Levallois-Perret2016 - 2016• Contexte : Développement d'un FPGA dans le domaine aéronautique (DO254) pour le compte de Air Liquide.
• Rôle : Développeur (conception de la carte, test de la carte, conception code FPGA, test unitaire, test coverage, rédaction plan de test, document de conception ...).
• Projets :
- Développement d'un FPGA dans le domaine aéronautique.
- Développement du banc de test virtuel pour test unitaires et de couverture.
- Développement du banc de test HW (sous traitance CAO) et SW pour validation.
- Intégration du process DO254.
CEA-Grenoble (France)
- Ingénieur électronique
PARIS2014 - 2015Equipe de vérification autour de la conception d’un circuit multi-cœur ARM 64 bits, avec une approche 3D : Chiplet en technologie FDSOI 28 nm sur interposer en technologie CMOS65 nm.
- Mise en place d’un environnement de test UVM (systemverilog, ModelSim, VHDL, Verilog, PERL, Makefile...)
- Simulation et debug d'erreurs. (suite de Non-régrétion, automatisation de test...)
- Génération et automatisation par scripts PERL
- Design d’IPs simples (protocolaires )
ST
- Stagiaire
Saint Etienne2013 - 2013Accélération de la simulation à l'aide de l'utilisation d'un FPGA (émulation) :
Mise en place d'un protocole pour extraire un contexte lors de l'émulation et initialiser le modèle de simulation avec celui ci;
- Développement d'une architecture sur FPGA Altera (VHDL, QUARTUS)
- mise en place d'un flow de récupération de contexte (ModelSim, scripts PERL, Makefile...)
INRIA
- Stagiaire
Le Chesnay2012 - 2012A l'aide d'une Evaluation Board sur laquelle se trouvait un FPGA (Xilinx) je devais réaliser une plateforme permettant la programmation et le test en fonctionnement d'un circuit développé par le laboratoire.
Cette plateforme devait être en mesure de charger le bisream dans le circuit, ainsi que procéder à l'envoi de vecteurs de test sur ses entrées et la réception des résultats.
Cela a été réalisé en utilisant à la fois des parties logiques développées en VHDL ainsi qu'un coeur de processeur Microblaze.
Le fonctionnement de cette plateforme était contrôlé par une application embarquée.
(développement sous la suite ISE)
