logo
Menu

Bastien CANOVAS

Noisy-le-Grand Cedex

Résultats examens 2026

RETROUVEZ GRATUITEMENT Le résultat du bac à ParisLe résultat du brevet à Paris Le résultat du BTS à Paris

En résumé

Mes compétences :
Traitement d'images
Sécurité des systèmes d'information
VHDL
ASIC
QuartusII
Electronique numérique
C
Modelsim
FPGA
verilog
MATLAB
system verilog
Xilinx ISE

Entreprises

  • ESIEE Paris - Chargé de TD

    Noisy-le-Grand Cedex 2013 - maintenant Cours de Mathématiques et Electronique

  • Ministère de la Défense - Ingénieur Développeur Hardware

    Paris 2013 - maintenant * Conception & Vérification FPGA, ASIC
    * SoC
    * Cryptographie - Calculs Haute Performance
    * Liens Haut Débit
    * RF - Traitement du Signal

  • Bull - Ingénieur Développeur Hardware - Equipe ASIC

    Les Clayes-sous-Bois 2012 - 2013 Vérification Fonctionnelle
    Implémentations FPGA
    Liens Haut Débit

  • Ministère de la défense - Stagiaire Ingénieur Développeur Hardware

    Paris 2012 - 2012 Conception d'un Composant de Sécurité sur FPGA au sein d'un Système Embarqué Existant

  • RATP - Stagiaire Technicien

    Paris 2009 - 2009 Réalisation de deux Bancs Tests pour la Maintenance des Freins et Disjoncteurs des Lignes T2 et T3 du Tramway Parisien

    Mots-clés:
    * Electronique de Puissance
    * Mécanique
    * Modélisation 3D - AutoCAD

  • AXEO Services - Professeur Particulier de Mathématiques, Physique et Electronique

    Le Mesnil-le-Roi 2008 - 2011 Programme collège - Lycée

Formations

  • Ecole Polytechnique Fédérale De Lausanne (EPFL) (Lausanne)

    Lausanne 2011 - 2011 Spécialisation : génie numérique.

    Principaux cours - Principaux projets :
    * Traitement d'Images - Détection d'Images Inpaintées

    * VLSI Full Custom - Conception et Optimisation d'un Adder Comparator Selector (ACS)

    * Conception FPGA, Traitement du Signal - Intelligent Cage for Remotely Powered Freely Moving Animal Telemetry Systems

  • Ecole Superieure D'Ingenieur En Electrotechnique Et Electronique (ESIEE - Paris) ESIEE - Paris

    Noisy Le Grand 2007 - 2012 Master - Architecte Intégrateur de Systèmes Electroniques - obtenu avec félicitations

    --------------------------------------------
    Spécialisation : Génie Numérique

    * Flow de conception ASIC - Analogique, Numérique, Mixte

    * Conception FPGA. Projets principaux :
    Chaine Modulaire de Traitement d'Image en Temps-Réel
    Sécurité des Systèmes d'Information : Transmission de Données par Canal Sécurisé.

    * Conception SoC

  • Lycée Albert Schweitzer

    Le Raincy 2004 - 2007 Baccalauréat Scientifique

    mention bien

Réseau

Annuaire des membres :