-
Adénéo
- Ingénieur Conception Numérique
maintenant
-
Adeneo
- Développeuse FPGA
maintenant
-
Thales Alenia Space
- Responsable de sous-système - Experte FPGA
TOULOUSE
2015 - maintenant
Au sein de l'équipe de développement de SpaceGate, solution très haut débit de télécommunication par satellite destinée à des applications d’accès internet à partir de stations fixes et mobiles, je coordonne le développement agile du démodulateur de la voie retour et apporte mon expertise en développement FPGA sur l'ensemble du produit.
https://www.thalesgroup.com/fr/worldwide/espace/case-study/evenement-cabsat-demandez-plus-votre-satellite-grace-aux-solutions-de#sthash.zb4zdKLG.dpuf
-
M3 Systems
- Experte FPGA
Lavernose Lacasse
2014 - 2015
Développement FPGA pour un simulateur de constellations GNSS (radionavigation).
Environnement : Virtex 6, Labview FPGA, GNSS, traitement du signal, Matlab.
-
Axess Europe
- Experte FPGA
2011 - 2013
* 2 ans - 2011-2012 : Développement du FPGA cœur du MODEM d'un système de communication par satellite destiné à apporter Internet haut-débit dans les avions.
-> Implémentation de la chaîne de communication TX et RX : turbo code, PSK, filtres RIF, synchronisation.
-> Mise au point d'algorithmes en virgule fixe sous Matlab et Simulink pour intégration en VHDL.
-> Domaines d'horloges multiples jusqu'à 240MHz et 480MHz DDR en interface d'un ADC.
-> Validation des performances sur prototype et développement du logiciel de test (C, Labwindows).
Environnement : FPGA Xilinx Virtex 6, STR, DVB-S2, filtres RIF, codage, traitement du signal, PSL, Matlab, Simulink.
* 6 mois - 2013 : Développement du FPGA de formation de faisceau d'un système de communication par satellite destiné à apporter Internet haut-débit dans les avions.
Environnement : FPGA Xilinx Spartan 6, P1010, Flexray, Beam Forming.
* 3 mois - 2013 : Test de puces de réception en bande Ku.
-> Développement du FPGA et du logiciel pour l'automatisation des tests.
-> Analyse des tests et optimisation de la calibration avec Matlab.
Environnement : FPGA Xilinx Spartan 6, Labwindows, Matlab.
-
Bertin Services Aerospace / Adeneo
- Ingénieur Conception Electronique
2006 - 2011
- CDI 5 ans - Travail en bureau d'études, au forfait, pour différents clients
* 16 mois - 2008-2009 : Développement d'un FPGA à base de l'IP processeur LEON pour une carte CPU pour plateforme satellite, pour le CNES :
-> Reprise d'un travail de 3 ans sur l'intégration d'un processeur LEON dans un FPGA et travail de fond pour assurer la pérénité du projet dans l'entreprise.
-> Développement d'une nouvelle version du FPGA pour une nouvelle carte CPU avec reprise d'IP et développement de fonctions nouvelles. Définition du besoin avec le client, conception de l'architecture, codage, intégration, vérification en simulations et sur carte.
-> Participation à la mise en oeuvre du système d'exploitation RTEMS sur la nouvelle version, avec adaptation du BSP (Board Support Package) à la nouvelle carte.
-> Maintenance évolutive sur la version précédente, ajout de robustesse.
-> Gestion de projet technique et financière.
-> Gestion d'une équipe de 2 à 5 personnes.
Environnement : FPGA Actel AX2000, processeur LEON, Oslink, I2C, SPI, SDRAM, Spatial.
* 1 mois - 2009 : Responsable technique d'un stage pour la réalisation d'un multiplieur flottant sur bus Amba AHB, pour Actel France.
-> Formation du stagiaire aux règles de design et de codage
-> Soutien sur les aspects technique organisation et relation client, depuis la spécification jusqu'au test du multiplieur sur carte d'évaluation.
Environnement : FPGA Actel Fusion Cortex-M1, carte d'évaluation Fusion Cortex-M1, Amba AHB et APB.
* 12 mois - 2006-2008 : Développement d’un FPGA pour une carte d’interface MIL-STD1553B dans le domaine spatial, pour le CNES :
-> Définition des spécifications avec le client
-> Conception d’une interface entre un microprocesseur, une mémoire partagée redondée et un bus 1553 redondé. Intégration d’une IP (Intellectual Property) Actel réalisant une interface 1553 dans un FPGA Actel Rad-tolerant. Tests en simulation avec vérification automatique et tests d’intégration sur carte, traçabilité.
-> Interface client et gestion financière du projet.
Environnement : FPGA Actel SX-A et RTSX-S, MIL-STD-1553B, Oslink, Actel Core1553BRM, Spatial.
* 9 mois - 2007 et 2010 : Vérification d’un FPGA selon DO254 DAL-A, pour Thales Avionics :
-> Référente Vérification Virtuelle d'un FPGA DAL-A Complexe pour les audits de certification SOI3 et SOI4.
-> Réalisation des modèles et procédures de test pour le FPGA de détection de survitesse du FADEC version D. Vérification en simulation selon DO254 DAL-A, couverture de code et traçabilité des tests.
Environnement : FPGA Altera Cyclone II, DO254, Aéronautique.
* 2 mois - 2007-2008 : Responsable qualité du développement d'un calculateur de secours des commandes de vol d'un avion d'affaire, pour Thales Avionics :
-> Suivi qualité, en parallèle de mes activités techniques et managériales sur mes autres projets.
-> Adaptation des procédures qualité de l'entreprise et du client au contexte projet. Amélioration des procédures de l'entreprise grâce au retour d'expérience.
-> Participation active aux revues jalons, relecture des documents, réalisation d'audits internes.
Environnement : Développement de calculateur embarqué, qualité, aéronautique.
* 5 mois - 2007-2008 : Gestion de projet et d'équipe sur un développement FPGA DO254 DAL-A, pour Thales Avionics :
-> Reprise de la gestion du projet dans une phase critique pour renforcer l'équipe aussi bien sur les aspects techniques qu'organisationnels.
-> Suivi quotidien avec le management et avec le client. Gestion d'une relation client délicate face à des plannings critiques.
-> Vérification en simulations et couverture de code.
Environnement : FPGA Altera Cyclone II, DO254, Gestion de projet, Aéronautique.
* 1 mois - 2007 : Conception d'un FPGA selon DO254 DAL-A simple, pour Thales Avionics :
-> Spécification, conception, codage et traçabilité pour le FPGA de décision d'engagement du pilote automatique sur un calculateur de commandes de vol d'un hélicoptère.
-> Support client pour la certification
Enviro
-
LGM
- Ingénieur Conception Electronique
Vélizy-Villacoublay
2005 - 2006
- CDI 2 mois -
* Etude de faisabilité d’une carte ARINC429 pour module NI CompactRIO :
-> Conception de plusieurs architectures de réalisation d’une interface ARINC429 à partir de FPGA.
-> Chiffrage des solutions envisagées.
Environnement : ARINC429, NI CompactRIO, FPGA, Mesure.
-
IN-SNEC, Groupe Zodiac (Les Ulis, 91)
- Ingénieur Conception Electronique
2002 - 2005
- CDI 3,5 ans -
* 1,5 ans - 2004-2005 : Développement d’un équipement de télémesure pour avions civils et militaires :
-> Développement en VHDL de 5 FPGA Xilinx Spartan 3 pour trois cartes d’acquisitions (acquisition de 16 bus ARINC429, d’entrées Tout ou Rien (TOR) ou d’un bus Digibus). Spécifications à partir du besoin client, conception avec des contraintes fortes de surface et de timing imposant des optimisations, codage en VHDL, simulations avec ModelSim, implémentation avec ISE 6.2, mise au point et intégration sur carte, validation.
-> Conception du schéma de la carte mère de l’équipement à base de PowerQuiccIII (Freescale) en respectant de fortes contraintes d’encombrement, de prix, de délai, et de tenue aux environnements : recherche et choix des composants, schéma, suivi du placement-routage.
-> Conception des schémas de 3 cartes à base de FPGA Xilinx Spartan 3 : recherche et choix des composants, schéma, suivi du placement-routage
Environnement : FPGA Xilinx Spartan 3, VHDL, Xilinx ISE, cartes électroniques, Orcad CIS (Cadence), PowerQuicc III (Freescale), DSP, LVDS, ARINC, Ethernet, MIL-STD-1553B, Digibus, PCM, IRIG-106, Aéronautique, Télémesure
* 2 ans - 2002-2004 : Développement d’un équipement de télémesure pour les vols d’essai du missile stratégique M51 :
-> Conception d’un FPGA Xilinx Virtex (en VHDL) et d’un FPGA Actel (en schématique) pour la carte mère de l’équipement. A partir des spécifications fournies, conception, codage, simulations, mise au point et intégration des FPGA.
-> Essais fonctionnels de qualification de l’équipement : à partir de la spécification technique contractuelle de l’équipement, conception des procédures de test permettant de prouver que l’équipement satisfait toutes les exigences contractuelles (hors essais d’environnement). Réalisation de ces tests et rédaction du rapport d’essais.
-> Développement sous Windows d’un logiciel en C/C++ de type réservation de salle : Spécification, développement et suivi client d’un logiciel en C/C++ sous Windows réalisant automatiquement la construction des formats de vol EADS pour un équipement de télémesure.
-> Assistance technique du client lors des tests d’intégration de l’équipement dans la chaîne de mesure EADS.
Environnement : FPGA Xilinx Virtex et Actel, VHDL, Xilinx ISE, Actel Veribest, DSP, RS232, RS422, MIL-STD-1553B, PCM, IRIG-106, Aéronautique, Militaire, Télémesure, missile M51.
-
IN-SNEC, Groupe Zodiac (Les Ulis, 91)
- Stage ingénieur
2002 - 2002
- Stage de 3 mois -
* Intégration d’une IP (Intellectual Property) Xilinx réalisant une interface au bus PCI :
-> Etude approfondie de la norme PCI.
-> Conception, codage en VHDL et intégration sur carte d’une application permettant d’utiliser l’IP dans tous les modes possibles (slave / master, burst / single).
-> Mesures de débit sur le bus PCI dans les différents modes afin de déterminer si cette solution est satisfaisante pour réaliser les interfaces PCI des nouveaux designs de l’entreprise
Mon travail d'études amont a été par la suite utilisé sur des projets de l'entreprise.
-
Enertec (Clamart, 92)
- Stage technique
2001 - 2001
- Stage de 2 mois -
* Réalisation du schéma d’une carte d’acquisition et de restitution d’une voie vidéo pour un équipement de reconnaissance aérienne :
-> Réalisation sous Mentor du schéma d’une carte au format PC104+ permettant d’acquérir une voie vidéo analogique, de la numériser et de la compresser selon la norme MPEG-2.
-> Passage d’une carte au format Compact-PCI au format PC104-plus.
* Mise au point sur carte du code VHDL d’un FPGA Altera pour un équipement de vidéo surveillance pour les bus de la RATP :
-> Amélioration de la qualité des images acquises par modification du code VHDL de la carte principale après identification des problèmes par des tests sur carte.
-
Snecma Moteurs (Evry-Corbeil, 91)
- Stage ouvrier
2000 - 2000
- Stage de 5 semaines -
Mise à jour de gammes de fabrication.
Intégration dans le département Méthode de la ligne de fabrication des chambres de combustion puis dans une équipe d'ouvriers spécialisés.
