Menu

Cyprian DESCOSSY

GRENOBLE

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Grenoble ainsi que le résultat des européennes dans l'Isère.

En résumé

Ingénieur conception au sein d'une division concevant des circuits décodeurs pour set-top-boxes en collaboration avec des équipes basées en France, Grande Bretagne et en Inde (bon niveau d'anglais).


Fonction réalisées : Conception de décodeurs vidéo numériques de haute performance (accélérateurs hardware de processeurs).

Outils connus : ncsim, coreassembler, primetime, primetime PX, design compiler, formality, conformal lp, Catapult C, novas.

Travail sous systèmes UNIX et LINUX

Langages informatiques utilisés : VHDL, Verilog, tcl, C, assembleur (PIC)

Mes compétences :
Audio
Conception
Design
Electronique
Electronique numérique
H264
Microélectronique
RTL
Set top box
TCL
UNIX
VHDL
Video

Entreprises

  • ST Microelectronics - Ingénieur Design Hardware

    2009 - maintenant -Ingénieur travaillant au sein d'une équipe multiculturelle leader du marché vidéo concevant des IP de décodages vidéo numériques. Je réalise des accélérateurs hardware (matériel) permettant le décodage de divers standards vidéo (H264 (AVC, SVC), Real Video, VC1, MJPEG...) de très haute performance(1080p60).

    Je travaille notamment sur l'architecture, l'étude de performances et la conception (en RTL ou Catapult C) et le debug de ces accélérateurs hardware associés à des processeurs afin de les rendre les plus efficaces possibles et répondre aux cahiers des charges.

  • ST Microelectronics - Ingénieur Conception SOC

    2006 - 2009 Depuis 2006 : ST Microelectronics
    Conception et intégration de SOC (systems on chip) pour des circuits décodeurs Set Top Boxes.

    Missions réalisés au sein d'une équipe conception SOC :

    -Codage RTL (VHDL et Verilog) de blocs intégrés aux SOC (interfaces I2C, Clock generator, Interface MSCC...)
    -Synthèse du RTL (sous design compiler)
    -Intégration d'IPs au sein d'un SOC
    -Collaboration avec les équipes d'implémentation physique, de DFT et d'architecture
    -TA (Timing Analysis) sur les blocs implémentés pré et post layout (sous Primetime)
    -Mise en place d'un flot Low Power (Utilisation de CPF Cadence)
    -Vérification au niveau SOC des diverses fonctionnalités des circuits. (sous ius ncsim)
    -Amélioration d'IP existantes

    Connaissances en Vidéo et Audio numérique et Interfaces mémoires
    Langues : Polonais courant, bonne pratique de l'anglais, connaissances en Espagnol.

Formations

Réseau

Annuaire des membres :