Dominique VIALLIS

En résumé

Entreprises

• TF Electroniques - Hardware Design & Process Assurance (ARP4754, DO-254)

  Toulouse 2013 - 2018 Rattaché au directeur technique, j'apporte mon expertise aux équipes projets de TFE et chez nos clients dans les activités suivantes:
  * Définition des stratégies de certification hardware (ARP4754, DO-254),
  * Responsabilité de l'activité "Hardware Process assurance",
  * Aide à la rédaction des plans et standards...
  
  J'assure l'interface avec les clients et les autorités de certification (EASA, IAC) pour tous les aspects relatifs à la certification hardware et système.
  
  Je pilote les équipes de développement des FPGA certifiés au sein de TFE.
  
  Je participe également aux activités techniques dès que cela est possible:
  * Développement de FPGA en cycle prototype,
  * Validation des différents documents, de la spécification aux procédures de tests.
  

• Aeroconseil - Ingenieur Design & Process Assurance (DO-254)

  Blagnac 2009 - 2013 Au sein du service Design & Process Assurance, en qualité d’ingénieur, dans le cadre du suivi des équipementiers aéronautique en vue de la certification de leurs équipements électroniques. J’interviens sur des contextes EASA, FAA et TCCA.
  Je suis intervenu en support des équipementiers pour la préparation des audits de certification ou bien en support des avionneurs pour mener les audits sur les projets suivants :
  • Thalès (RRJ, G650 et LJ85)
  • MTU (MTR390)
  • Bombardier (C-Series et M145)
  • Gulfstream (G650)
  • Goodrich (A350)
  • …
  Je suis également intervenu sur un projet de cœur artificiel développé par la société CARMAT.

• Freescale Semiconducteur SA - Ingénieur Système

  2005 - 2009 Au sein du service Chipset Validation, en qualité d’ingénieur en systèmes électroniques, dans le cadre de l’amélioration des cadences de validation et de la couverture de test de plateformes de téléphonie mobile :
  
  • Définition et mise en place d’une stratégie de tests du point de vue système
  Proposition de tests plus performants, plus rapides à exécuter
  Développement d’un catalogue de tests
  Gestion du catalogue de tests avec DOORS
  
  • Définition de bancs de tests automatiques dans un environnement Labview et Teststand
  Spécification de bancs de tests
  Ecriture des procédures de tests
  Suivi de réalisation et support
  
  • Optimisation de la testabilité des composants Freescale :
  Définition et suivi des campagnes de tests avec un outil spécialement développé sous DOORS.
  
  • Gestion de projet technique :
  Rédaction de spécifications
  Gestion de planning
  Interface Technique et suivi des équipes
  
  
  
  Au sein du service Hardware, en qualité d’ingénieur en conception électronique, dans le cadre de la validation des composants Freescale :
  
  • Développement de cartes électroniques numériques afin de valider ces composants :
  Rédaction de spécifications techniques
  Définition d’architecture et conception : choix technique, choix des composants
  Développement de cartes électroniques numériques (modems, microcontrôleur)
  Définition de la topologie et suivi du routage
  Mise au point et validation des cartes
  
  • Développement de codes de tests en C afin de valider les différentes fonctionnalités du modem et des périphériques
  
  • Expertise sur les mémoires : Mobile SDRAM, NAND Flash, NOR Flash, PSRAM, One nand…
  Support sur le déverminage Hardware
  Support sur le déverminage Software
  Optimisation des drivers mémoires
  Validation des interfaces mémoire des circuits SCMA11 (Rokr E8), Argon (Razr), …
  
  • Déroulement des plans de tests
  
  • Analyse des incidents et non conformités à la norme JEDEC :
  Analyse des problématiques d’intégrité des signaux mémoires
  Déplacement en Inde afin d’identifier un problème sur l’interface PSRAM.
  
  • Gestion de projet technique :
  Rédaction de spécifications
  Interface Technique et suivi des équipes
  Formation d’une équipe de validation à Hong-Kong

• Multi Video Designs - Ingenieur

  2003 - 2004 Au sein du bureau d’étude Electronique, dans le cadre de la conception d’une carte numérique pour une application de TV numérique, en qualité d’ingénieur en électronique :
  
  • Etude de la faisabilité de portage des algorithmes de traitement vidéo de Matlab sur une cible FPGA
  • Portage en virgule fixe des algorithmes en C et Matlab
  • Rédaction des spécifications fonctionnelles et techniques
  • Conception de la carte électronique numérique sous Altium Protel DXP
  • Acquisition de 4 signaux analogiques faible tension de 4 antennes
  • Numérisation sur 14 bits à 40 MHz
  • Conception d’un cœur de traitement sur 2 FPGA Xilinx XCV2VP50-FF1517
  • Interface avec 512 Mo de SD-RAM
  • Liaison USB 1.1 vers un PC
  • Restitution du signal vidéo par des DAC 10 bits /40 MHz
  • Suivi de routage en prenant en compte les problématiques d’intégrité du signal
  • Mise au point et validation de la carte électronique
  
  
  
  Au sein du bureau d’étude Electronique, dans le cadre du développement d’IP de traitement du signal pour la transmission de données sur lignes haute tension, en qualité d’ingénieur en électronique :
  
  • Portage de modèles théoriques de traitement de signal sous Matlab/Simulink vers 3 cibles FPGA Xilinx SpartanII-E 400 KGates :
  • Prise en compte des problématiques de place sur le FPGA et propositions d’optimisations
  • Développement d’IP en VHDL de filtres IIR, FIR, CIC
  • Développement d’IP en VHDL Modulateur/Démodulateur QAM
  • Développement d’IP en VHDL Synthétiseur de sinus/cosinus de haute qualité
  • Conception de cartes électroniques
  • Carte de commande et de liaison avec un PC basée sur un PowerPC
  • Carte FPGA esclave

• EADS DE - Ingenieur

  2000 - 2002 Au sein de l’équipe Datalink, en qualité d’ingénieur en électronique digitale:
  
  • Développement et validation de cartes électroniques numériques
  Carte fond de panier (BUS VME)
  Carte de traitement de signal
  Développement schéma avec ViewDraw de ViewLogic
  
  • Développement de FPGA Xilinx Virtex-E 300Kgates et Altera
  Portage d’algorithmes de traitement de signal : corrélation, convolution, étalement de spectre)
  Développement d’interface I2C
  Optimisation du codage
  Prise en compte des problématiques de timing : analyse de phase

Formations

• Université Brest Bretagne Occidentale

  Brest 1999 - 2000 Communications numériques - Acoustique

• Université Montpellier 2 Sciences Et Technique Du Languedoc UNIVERSITE MONTPELLIER 2

  Montpellier 1998 - 1999 Traitement du signal

• Université Clermont 2 Blaise Pascal Licence E2A

  Aubiere 1997 - 1998 Traitement du signal

Réseau

• Arnaud ISSALY

• David DESCHANS

• David RAMBAUD

• Hervé RASTELLI

• Marc ROCHE

• Rodolphe BELLIOT

• Sébastien RAGET

• Stéphane JIDOUARD