-
ALTRAN Technologies
- Ingénieur consultant senior
Sophia Antipolis
2002 - 2021
O Mai 2014-Février 2021: Chef de projet sur ALTRAN Research (06):
- Management opérationnel d'une équipe d'ingénieurs allant jusqu'à 8 personnes
- Gestion du planning, des ressources
- projet de recherche du programme interne CIBLE, dans le cadre de l'entité ALTRAN Research
O Novembre 2012-Juin 2014: Parcours de professionnalisation: Management de projets
- Certifié CAPM®
- Certifié PRINCE2 Practitioner®
- Certifié ISTQB-CFTL
O Septembre 2011-Septembre 2012: Ingénieur développement chez Texas Instruments Villeneuve-Loubet (06):
- Design du PRCM (Power Reset Clock Management) sur plateforme OMAP5
- techniques basse cnsommation pour SoC wireless
- generation automatisee de VHDL en JAVA/groovy
O Avril 2010-Juillet 2011: Ingénieur développement chez ALCATEL-LUCENT Lannion:
- architecture UMTS R99 & HSxPA
- amélioration du débit du canal montant (ATI: Aggregate throughput Increase) en utilisant des turbo decodeurs XILINX 3GPP V4.0, pour atteindre 33MBps.
- algorithme E-SIR (Enhanced Signal to Interference Ratio) / construction du TPC (Transmit Power Control)
- traitement et transmission du flux de données DOWNLINK
- codage VHDL et intégration sur FPGA XILINX Virtex-4 et Virtex-5
O Avril 2009-Mars 2010: réponses à des appels d'offres de projets à engagement de résultats (propositions techniques et financières, planification des projets)
O Mars 2006-Avril 2009: coordinateur d'équipe chez le client à TEXAS INSTRUMENTS Villeneuve-Loubet (06):
- Management opérationnel et humain d'une équipe de 8 ingénieurs ALTRAN
- Liaison avec le client (suivi des projets et des besoins, développement d'affaires)
- Relai des communications stratégiques de l'entreprise auprès des ingénieurs
- Participation dans le processus de recrutement
O 2003-2009 (5 ans ½): Ingénieur Design-For-Test (DFT) dans les équipes WTBU et Mixed Signals à TI:
- Expertise technique en DFT sur 5 projets majeurs
- Travail avec des équipes internationales (E-U, Europe de l'Est, Inde, Israël)
- Technologies CMOS du 90nm au 45nm
- Management d'une équipe de 6 ingénieurs durant 6 mois
- Responsable de la conception du Port d'accès de Test (TAP) du SoC (spécification fonctionnelle, IEEE1149.1 JTAG, codage VHDL/verilog, plan de vérification, synthèse logique, insertion de scan, analyse temporelle, vérification unitaire et système avec Modelsim, optimisation des performances)
- Définition des exigences de couverture de fautes pour obtenir le meilleur rendement en production
- Sensibilisation à la sécurité / techniques anti-hacker
- Techniques de management de réduction de la consommation
O 2008 (6 mois): Concepteur du bloc IP HDMI sur OMAP4 (technologie CMOS 45nm) à TI:
- Protocole High-Definition Multimedia Interface 1.3
- Intégration d'un module tierce-partie verilog, synthèse, audit DFT, LEC, Spyglass
- Spécification du bloc de traitement audio, codage VHDL, synthèse, DFT
- Vérification du système avec SPECMAN et Modelsim
O 2002-2003 (6 mois): Designer dans le groupe Wireless d'Infineon:
- Projet GSM EgoldLite
- Développement VHDL et synthèse du microcontrôleur basé sur un CPU C166
- Vérification système RTL and Gate avec Cadence NC-Sim, conception de programmes de test codés en assembleur
-
SIEMENS Electronic Design House
- Ingénieur consultant senior
Sophia Antipolis
2000 - 2002
Travail en détachement, basé in Sophia-Antipolis:
O 2000-2001 (6 mois): Designer dans le groupe Wireless d'Infineon
- Projet UMTS MGOLD2 ES2
- Conception du DMA (Direct Memory Access) (VHDL, intégration des blocs mémoires, synthèse avec Design Compiler, STA avec Primetime, vérification RTL/gate avec NC-Sim)
O 2001-2002 (16 mois): Développeur sur un programme de bibliothèques de modules IP
- Développement complet d'un composant microélectronique, de la spécification à la livraison du code
- Conception VHDL d'un hub USB1.1 VHD, synthèse, vérification fonctionnelle
-
SPEC Europe GmbH, Munich
- Ingénieur d'applications
Munich, Allemagne
1999 - 2000
O Ingénieur d'applications, support prévente d'outils EDA en Europe:
- Rencontres avec les décisionnaires de grands comptes européens
- Présentation des outils SiliconMetrics à des clients potentiels
- Installation de logiciels de démonstration et support pour évaluer les performances
O Consultant in ASIC design: contrat de 5 mois à SIEMENS EDH:
- Codage VHDL d'un DMA sur une puce UMTS à base d'ARM9
- simulation et débogage avec Modelsim
- Ecriture de tests de régression écrits en assembleur et C
O Consultant en développement d'IO: contrat de 6 mois dans le groupe DAT LIB IO à Infineon:
- Génération de bibliothèques de cellules IO avec un outil interne
- Caractérisation avec SPICE, étude de consommation de puissance, datasheet
-
SPEC Corp. à Austin, Texas, E.-U.
- Ingénieur junior
Austin, Texas, USA
1998 - 1999
O Vérification, caractérisation et qualification de bibliothèques de composants avec CellRater
O Management complet d'un projet de conception ASIC pour le gouvernement US:
- Etude des besoins client, spécification, documentation pour un retardateur-répéteur
- Codage VHDL (machine d'état, traitement de données, interface RAM)
- Synthèse logique avec les outils EDA de Synopsys
- Design-for-test (JTAG), définition des vecteurs de test,
- Préparation pour Placement-Routage, back-annotation
