Franck EUDARIC MOLINA

En résumé

Entreprises

• Schneider Electric - Responsable Technique Projet/Concepteur Electronicien

  Rueil Malmaison 2013 - 2014 Conception dans le cadre du projet VENTEEA a partir d'un cahier des charges d’un
  détecteur de défaut aérien pour les lignes HTA/MTA (20kV) à réseau à neutre impédant ou compensé, autoalimenté, communiquant, remontant les informations de courant et de tension de la ligne, et les défauts a la centrale de commandes.
  Dans le cadre de ce projet :
  · Choix de l’architecture
  · Choix des composants (μP, Transceiver, Capteur, Transmission….)
  · Animation des équipes sur les différents sites (SET, EQI, mécanique…)
  · Animation des réunions techniques avec les différents intervenants
  (Schneider, Ademe…) et compte rendu d’avancement projet
  · Planning et analyse de risque
  · Conception hardware : Écriture du rapport de conception
  · Test du prototype : Écriture du plan de test et du rapport de test

• Rolls-Royce - Consultant Expert Technique

  Bracknell 2012 - 2012 Validation d’une carte de conversion de signaux numériques en 12 signaux analogiques offrant 3 gammes de tension (0-1V, 0-10V, +/-10V) ou une sortie courant 4-20mA et pilotage par un FPGA ACTEL APA31000.
  Validation de cartes intégrées dans le projet VD3-1300MW ou études génériques à
  mener dans le cadre du réexamen de sûreté associé aux troisièmes visites décennales
  des réacteurs de 1300 MWe.
  Dans le cadre de ce projet :
  · Validation et conception de cartes : Écriture du rapport de conception
  · Test de cartes : Écriture des plans de test et des rapports de tests

• Meggitt - Concepteur Electronicien

  Paris 2010 - 2011 Développement carte process ou carte de traitement et d’acquisition pour AIRBUS et
  BOEING monté dans le ROTOR de l’avion et intégrant :5 capteurs de pression et capteur de température, 5 Tachymètres (2 duals, 1 simple et un spare), 3 Accéléromètres (1 Dual et 2 simples), 1Thermo-couple, 1 senseur acoustique (Piezo électrique et Piezo résistif), Bus AFDX, RS422, I2C, CAN, THERNET, Bus PCI, ADC 24Bits, FPGA ACTEL, DSP TMS32C6713.
  Réalisation d'un Backplane Externe et Backplane Interme EMU-129 pour XWB intégrant le traitement du signal des différents capteurs et la mise en forme de ces signaux jusqu’aux cartes de process (Filtre LPF, HPF, Amplification, Multiplexage, FPGA, DSP).
  Réalisation d'un Backplane de test pour validation fonctionnelle des différentes cartes utilisées dans l’EMU.
  Dans le cadre de ce projet :
  · Écriture des rapports de conception
  · Écriture des plans de validation technique
  · Écriture des rapports de tests
  · Vérification via logiciel REQTIFY de la matrice de traçabilité permettant de prouver
  qu’une exigence donnée est correctement couverte.
  · Analyse d’impact AMDEC

• Shaktiware - Responsable du Centre Technique

  2008 - 2009 Responsable du BE électronique - Tuteur Industriel - Recette chez client ESO / CILAS - Inventaire - Réponse a appel d'offres – Choix des sous-traitants industriels.
  Projet: Calculateur Système de 1500 voies pour ESO et le VLT du Chili (40000 voies sur les
  nouveaux systèmes) pour pilotage temps réel du miroir déformable et correction du
  faisceau, faisant l’objet d’un brevet. (MOSFET P/N + Limiteur de courant – AOP – Ampli
  différentiel – ADC 16 bits) - Temps de réponse à la commande du RTC < à 5μs - Liaison Serial sFPDP 2.5Gb ou Ethernet - Isolation Galvanique : 1.5KV - Isolation entre voies analogiques : 800V/voies (400V/voies nouveau système) @ 0°C et 95% humidité - Monitoring Température système : PT100 - Bruit < 100mV PP - Linéarité < 0.2% sur le range +/-400V (+/-200V nouveau système) - Slew rate de 60V/ms sur charge capacitive de 10nF (5nF nouveau système) - Auto calibrage système.
  Réalisation d'un calculateur pour IAC (Institut d'astrophysique des Canaries)

• Schneider Electric - Concepteur Electronicien

  Rueil Malmaison 2005 - 2008 Participation au projet CERES ou traitement d'obsolescences via un ASIC:" CERES".
  · Refonte de la schématique en incluant cet ASIC,
  · Simulation,
  · Réunions hebdomadaire avec ensemble des Ingénieurs et département ASIC,
  · Suivi du routage,
  · Mise en route et debug du prototype,
  · Essais CEM 6-1131,
  · Livraison prototype final : Architecture basée sur μP186, UART 26C562, Contrôleur
  de sortie RIO et encodage Manchester 1.544MB.

• Kontron - Ingénieur Layout

  Eching 2004 - 2005 Aide au routage de la carte K2 - KONTRON POWER NODE5 First VME POWER PC970. Carte VME Dual POWER PC970@1.6GHz - Mémoire DDR 512MB ou 1GB @333MHz - User Flash 128MB - PCI-PCI-X interface - Alma 2e VME Interface - Bridge Memory Controller CPC925 - AMD-8131 Hyper Transport Tunnel - AMD-8111 I/O HUB - Dual Port Gigabit Ethernet Controller BCM5704
  · Schématique/Routage CADENCE.
  · Intégrité de signal : SigNoise Explorer, PSPICE

• CERN - Ingénieur Layout

  Geneva 23 1989 - 2000 Dans le cadre de la protection de l’aimant supraconducteur du LHC et dans le cadre de l’expérience ATLAS :
  · Placement et routage de cartes
  · Mise au point des prototypes
  · Industrialisation

Formations

• Universidad De Puerto Rico Recinto Universitario De Mayagüez

  Mayaguez 1985 - 1987 Master of sciences in Electrical Engineering
  
  Formation Master Recherche de deux années (appelées respectivement M1 et M2), après trois années de formation post-baccalauréat.
  Doctorat - Thèse: Propagation d'ondes dans la Ionosphère

• Universidad De Puerto Rico Recinto Universitario De Mayagüez

  Mayaguez 1978 - 1983 Bachelor of Sciences in Electrical Engineering
  
  Cursus 3 années École d'Ingénieurs avec 2 premières années Tronc commun et troisième année spécialisation en électronique et traitement du signal

• Lycée Victor Schoelcher

  Fort De France 1978 - 1978 Baccalauréat
  
  Baccalauréat C (Études scientifiques - Mention)

Réseau

• Alexia PEYRONEL ÉPOUSE BELLEVILLE

• Axel BOIDIN

• Christine REY

• Corinne RUIZ

• Denis DERIGENT

• François GLASSER

• François MATRAGLIA

• Khalid JARRI

• Marion COLIN

• Philippe SOURBÈS