Menu

Frederic ELIS

GRENOBLE

En résumé

Mes compétences :
Microélectronique
Production industrielle
Produits
Fiabilité / Homologation
Automobile
Électronique
VBA macro Excel
C++
6 sigma green belt
JMP
DOORS

Entreprises

  • STMicroelectronics - Senior product engineer

    2017 - maintenant Audio amplifiers
    High speed amplifiers
    Power switch
    ...

    ATE : asl, flex, QT, ...
    Programming: VB, C++, python notions, ..,

  • STMicroelectronics - Senior product quality assurance engineer

    2016 - 2017 Proximity sensors
    Imaging

  • NXP Semiconductors - Automotive product engineer

    Colombelles 2015 - 2016 Gestion de production de produits automobiles pour systèmes Airbag et braking
    • gestion des qualifications des nouveaux produits et de leurs performances en fonction des objectifs de coûts et de planning
    • gestion cartes de stress associées (sous-traitance hardware et software)
    • suivi et amelioration de la performance des produits par la méthode des 6 sigmas, des moyens de test sous JMP
    • 6 sigmas green belt
    • relations avec les clients (produits dédiés)
    • gestion de blocs de nouveaux produits sous DOORS

  • FREESCALE - Ingénieur Produit Automobile

    Toulouse 2011 - 2015 Gestion de production de produits automobiles pour systèmes Airbag et braking
    • Gestion de production (rendement, amélioration continue, …)
    • gestion des nouvelles qualifications et des cartes de stress associées (sous-traitance hardware et software)
    • suivi de la production dans les différentes usines du groupe (Chine et Etats-Unis)
    • suivi et amelioration de la performance des produits par la méthode des 6 sigmas, des moyens de test sous JMP
    • 6 sigmas green belt
    • relation continue avec les clients (produits dédiés)
    • gestion des retour client (analyse électrique, leader technique)
    • gestion de blocs de nouveaux produits sous DOORS

  • STMicroelectronics - Ingénieur product development / Project Leader

    2007 - 2011 Product engineering Team :

    - Responsable d'amplificateurs audio, timers, reference de tension, gamma correctors, superviseur de tension / Project Leader
    • Project leader (planning, suivi de projet, ...)
    • Qualification de nouveaux produits (définition du plan de qualification, suivi, …)
    • Développement du matériel lié au test et à la qualification, développement du programme de test, validation, …
    • Industrialisation et mise en production de nouveaux produits
    • Suivi de la qualité de la production à travers la couverture de test, suivi du flot de production, contrôle qualité afin d’assurer de bons rendements
    • Implémentation de nouveaux flots de test pour les clients automobiles
    • Qualification de produits dans de nouvelles usines (front end et back end)
    • Responsable des analyses de retour client

  • Dolphin Integration - Ingénieur consultant

    Meylan 2007 - 2007 Mission chez ST Microelectronics (Crolles - 38)
    Wafer Foundry Outsourcing Team :
    Data preparation et verification des tape out
    • Data preparation (preparation masques)
    • Verification des tape out
    • Interface avec les wafer foundries

  • Altran France - Ingénieur consultant

    Vélizy-Villacoublay 2002 - 2006 Décembre 2005 –Decembre 2006 : Mission chez ST Microelectronics (Crolles)
    Reticle Assembly Team : Design de structures frame en sur des technologies CMOS avancées, Data preparation (OPC, fracturing, …) pour les masques

    Juillet 2005 – Août 2005 : Mission chez Mesatronic (Voiron)
    Développement d’une interface entre un prober et un testeur en Labview pour la mesure de résistance de cartes à pointes
    • Formation basique sur un prober Accretech
    • Recherche et installation d’un testeur Agilent 34980A
    • Développement du programme en Labview

    Janvier 2004 – Mai 2005 : Mission chez ST Microelectronics (Crolles)
    Process and Library Qualification Team : qualification de produit dédiés à l’évaluation du process et des librairies sur des technologies CMOS avancées
    • Etude du vieillissement des pièces par OLT et stress des boîtiers, test de différents lots sur testeur Teradyne J973
    • Analyse des méthodes de travail
    • Traitement des données (analyse des drifts, …) pour le suivi des paramètres du produit

    Fevrier 2003 – Janvier 2004 : Mission chez ST Microelectronics (Crolles)
    Test Insert Layout Team : layout de barrettes de test grâce CADENCE Layout Virtuoso sur des technologies CMOS avancées
    • layout de résistances, varactors différentiels, MOS, capacités …
    • génération des dummies

  • STMicroelectronics - Stagiaire

    2002 - 2002 Stage fin d’étude ingénieur chez ST Microelectronics (Crolles)
    EDRAM Process integration Team :Etude et modélisation du temps de rétention dans les DRAM embarquées en HCMOS9
    • Approche théorique du sujet par l’étude des différentes fuites de la cellule élémentaire de e-DRAM
    • Mesure et analyse des courants de fuites du transistor MOS de la e-DRAM et de courbe de rétention pour l’extraction des énergies d’activation
    • Modélisation des courants de fuite à partir de l’étude bibliographique et comparaison avec les résultats des mesures
    • Simulation du temps de rétention d’une cellule élémentaire a partir des différents modèles du transistor MOS et de la valeur de la capacité

Formations

Réseau

Annuaire des membres :