logo
Menu

Gael VIETTE

Neuilly-sur-Seine

Electionsmunicipales 2026

RETROUVEZ GRATUITEMENTRésultat de la municipale à Versailles
Résultat de la municipale dans les Yvelines

En résumé

Mes compétences :
VHDL

Le résumé de ce profil est encore très bref.

Vous pouvez aider Gael à mieux valoriser son parcours en lui suggérant d'ajouter quelques détails supplémentaires.



Vous pouvez lui suggérer d'en écrire plus en lui envoyant un message. Pour cela ajoutez d'abord Gael à vos contacts.

Entreprises

  • JCDecaux - Ingénieur électronicien

    Neuilly-sur-Seine 2013 - maintenant

  • ALTEN - Ingenieur Hardware chez SagemCom

    Boulogne-Billancourt 2010 - 2013 Responsable de cartes électroniques - Digital TV Set top Box

    Développement conception de Set top box Satellite.
    Cœur ST 7105 - 7108.
    Démodulation Satellite - Terrestre - IP

    Développement du schéma
    >Suivi du routage
    Suivi des qualifications hardware

  • Interphase Corp. - Synaptel - Ingénieur de developpement Materiel (Hardware) Telecom

    2006 - 2010 Développement et conception de cartes de télécommunication.

    Standards / Technologies: DDR2, Gigabit Ethernet, 10 Gigabit Ethernet, PCI, PCIe, T1/E1.

    Processeur telecom: Cavium Octeon CN56xx, CN58xx, Wintegra Winpath 2.
    Form factor: AMC, PCI, PCIe, CPCI.

    Logiciels: Cadence Allegro, hyperlynx, SAP

    Compétences: verilog, C, hyperlynx, Cadence allegro,

  • Acterna IPMS, JDSU - Ingénieur Hardware

    2005 - 2006 Conception de carte de mesure des caractéristiques des lignes DSL.

    Electronique numérique (FPGA, DSP)
    Electronique analogique

    Gestion de versions avec CVS
    Debug de cartes électroniques.

  • Philips Research - Eindhoven, NL - Stagiaire

    2005 - 2005 Commande d’écran à haute résolution et haute luminosité.

    • Projet en relation avec des technologies innovantes d’écrans LCD pour applications mobiles : les écrans RGBW et les écrans à spectre séquentiels.

    • Programmation VHDL du contrôleur gérant les drivers de l’écran pour répondre aux spécifications (vitesse d’affichage, dimension de l’image, gestion du retro-éclairage).
    • Mesures et réglage de la courbe de gamma des écrans.
    • Dépannage des circuits imprimés (modification des tensions de référence des drivers de source).
    • Projet international (Grande Bretagne, Japon, Pays-Bas), présentation des résultats finaux aux équipes de Redhill (GB) et Eindhoven (NL).
    • Programmation de FPGA Altera, cyclone.

    Logiciels utilisés: HDL Designer, ModelSim, Precision et Quartus.

  • Pixel innovation - Stagiaire

    2004 - 2005 Projet dans le cadre d’une création d’entreprise dans le domaine des écrans géants à Leds.

    • Développement de l’électronique de commande d’une matrice de faible dimension (8 x 12 pixels).
    • Programmation de commandes de test sur microcontrôleur (ST7, ATMEGA) en assembleur.
    • Etude de la commande vidéo au niveau des cellules constituant l’écran final.

    Logiciels utilisés: ST7 Visual Debug, Code Vision AVR.
    CAO : Target 3001.

  • AT&T wireless, Seattle, WA - Stagiaire

    2001 - 2002 Projet universitaire, Seattle University

    Developement d'un banc de test pour telephonie mobile.

    Etude et design, d'un chassis et de l'electronique de commande de modules de telephonie mobile, commandes a partir d'une liaison reseau et d'un PC. Equipe de quatre etudiant de derniere annee d'un Bachelor of Science en electronique en liaison avec un ingenieur d'AT&T wireless.

Formations

Réseau

Annuaire des membres :