2013 - 2014- Études bibliographiques
- Développement de nouvelles architectures pour un circuit de test dédié au test des TSV
- Réalisation du layout du circuit de test
- Validation du DRC du layout final
- Validation du LVS du layout final
- Etude des différents effets parasites du layout du circuit final
- Technologie de conception : ST CMOS 65nm
Université Joseph Fourrier (UJF) de Grenoble
- Enseignant Vacataire en microélectronique
2007 - 2010
TIMA
- Ingénieur Microélectronique Analogique
2007 - 2011- Étude bibliographique
- Développement de nouvelles architectures de capteurs de vision CMOS
- Réalisation du layout du circuit a la top et a l'intérieur des cellules
- Validation du DRC du layout
- Validation du LVS du layout
- Génération du fichier GDS et envoi en fabrication du circuit final
- Rédaction des rapports techniques
- Technologie de conception : CMOS AMS 0,35µm