Menu

Hakim ZIMOUCHE

Toulouse

Electionseuropéennes 2024

RETROUVEZ GRATUITEMENTLe résultat des européennes à Toulouse ainsi que le résultat des européennes en Haute-Garonne.

En résumé

Mes compétences :
AMS
Ansys
Assembleur
Cadence
Comsol
Keil
Layout
Matlab
Pascal
PSPICE
Scilab
Simplorer
VHDL
VHDL AMS
Xilinx
Recherche

Entreprises

  • FREESCALE - Ingénieur Microélectronique Analogique

    Toulouse 2014 - maintenant

  • LIRMM - Ingénieur d'Etude Microélectronique Analogique

    2013 - 2014 - Études bibliographiques
    - Développement de nouvelles architectures pour un circuit de test dédié au test des TSV
    - Réalisation du layout du circuit de test
    - Validation du DRC du layout final
    - Validation du LVS du layout final
    - Etude des différents effets parasites du layout du circuit final
    - Technologie de conception : ST CMOS 65nm

    Environnement : Cadence, Spectre, Schematic, virtuoso, Layout-XL, DRC, LVS, Calibre, Linux,

  • Laboratoire LIEN (Université de Nancy) - ATER (Attaché Temporaire d'Enseignement et de Recherche)

    2011 - 2012 ATER (Attaché Temporaire d'Enseignement et de Recherche)

    UHP de Nancy

  • UJF (Université Joseph Fourier) - ATER (Attaché Temporaire d'Enseignement et de Recherche)

    2010 - 2011 ATER (Attaché Temporaire d'Enseignement et de Recherche)

  • LPCE "Laboratoire de Physique et de la Chimie de l'Environementnt" du CNRS d'Orléans - Stage (7 mois) en Microsystèmes (MEMS)

    2007 - 2007 - Réalisation d'un capteur de champ électrique en technologie Microsystème.

    - Environement: ANSYS, Comsol Multiphysics, Cadence, Schematic, Virtuso, Layout-XL.

    - Technologie: CMOS AMS 0,35µm

  • Université Joseph Fourrier (UJF) de Grenoble - Enseignant Vacataire en microélectronique

    2007 - 2010

  • TIMA - Ingénieur Microélectronique Analogique

    2007 - 2011 - Étude bibliographique
    - Développement de nouvelles architectures de capteurs de vision CMOS
    - Réalisation du layout du circuit a la top et a l'intérieur des cellules
    - Validation du DRC du layout
    - Validation du LVS du layout
    - Génération du fichier GDS et envoi en fabrication du circuit final
    - Rédaction des rapports techniques
    - Technologie de conception : CMOS AMS 0,35µm

    Cadence, Schematic, Spectre, Vituoso-XL, DRC, LVS, Calibre, Soc-Encounter, RTL Compiler, Linux

  • LESI "Laboratoire d'Electronique, Signaux et Images" à Polytech'Orléans - Stage (3mois) caractérisation des convertisseurs analogiques numériques (CAN)

    2005 - 2006

Formations

Réseau

Annuaire des membres :